ムーアの法則の衰退とダーク・シリコン問題を踏まえ、実際の作業への電力投入の重視と通信オーバーヘッドの最小化が求められている。しかし、インターコネクトの消費電力とネットワークの複雑さは、電力効率の低下につながっている。本研究では、電力効率の改善と通信オーバーヘッドの最小化を目指し、ハイブリッド・フロー制御メカニズム、ハイブリッド・バッファリング、インメモリ・ルーティング、そして強化学習によるトポロジーの動的選択など、新たな設計と最適化手法を一連の提案として展開した。これらの提案は、オンチップ・ネットワークの設計と実装に革新的な視点を導入し、チップ全体の電力効率を大幅に向上させる可能性を示した。
Taking into account the decline of Moore's Law and the challenge of dark silicon, there is a growing demand for prioritizing power to actual computations and minimizing communication overhead. However, the power consumption of interconnects and the complexity of networks have led to a decrease in energy efficiency. In this research, a series of proposals were developed to improve energy efficiency and minimize communication overhead. These proposals include innovative approaches such as hybrid flow control mechanisms, hybrid buffering, in-memory routing, and dynamic topology selection using reinforcement learning. They introduced novel perspectives in the design and implementation of on-chip networks, showcasing the potential for significant enhancements in overall chip energy efficiency.

研究種目 : 研究活動スタート支援
研究期間 : 2020～2022
課題番号 : 20K23315
研究分野 : コンピューター・アーキテクチャー