Item Type |
Article |
ID |
|
Preview |
Image |
|
Caption |
|
|
Full text |
KAKEN_18H03215seika.pdf
Type |
:application/pdf |
Download
|
Size |
:280.5 KB
|
Last updated |
:Apr 18, 2024 |
Downloads |
: 157 |
Total downloads since Apr 18, 2024 : 157
|
|
Release Date |
|
Title |
Title |
ビルディングブロック型計算システムにおけるチップブリッジを用いた積層方式
|
Kana |
ビルディング ブロックガタ ケイサン システム ニ オケル チップ ブリッジ オ モチイタ セキソウ ホウシキ
|
Romanization |
Birudingu burokkugata keisan shisutemu ni okeru chippu burijji o mochiita sekisō hōshiki
|
|
Other Title |
Title |
Stacking methods with chip bridges for a building block computing system
|
Kana |
|
Romanization |
|
|
Creator |
Name |
天野, 英晴
|
Kana |
アマノ, ヒデハル
|
Romanization |
Amano, Hideharu
|
Affiliation |
慶應義塾大学・理工学部 (矢上) ・教授
|
Affiliation (Translated) |
|
Role |
Research team head
|
Link |
科研費研究者番号 : 60175932
|
Name |
並木, 美太郎
|
Kana |
ナミキ, ミタロウ
|
Romanization |
Namiki, Mitarō
|
Affiliation |
東京農工大学・工学 (系) 研究科 (研究院) ・教授
|
Affiliation (Translated) |
|
Role |
Research team member
|
Link |
科研費研究者番号 : 10208077
|
Name |
中村, 宏
|
Kana |
ナカムラ, ヒロシ
|
Romanization |
Nakamura, Hiroshi
|
Affiliation |
東京大学・大学院情報理工学系研究科・教授
|
Affiliation (Translated) |
|
Role |
Research team member
|
Link |
科研費研究者番号 : 20212102
|
Name |
宇佐美, 公良
|
Kana |
ウサミ, キミヨシ
|
Romanization |
Usami, Kimiyoshi
|
Affiliation |
芝浦工業大学・工学部・教授
|
Affiliation (Translated) |
|
Role |
Research team member
|
Link |
科研費研究者番号 : 20365547
|
Name |
近藤, 正章
|
Kana |
コンドウ, マサアキ
|
Romanization |
Kondō, Masaaki
|
Affiliation |
東京大学・大学院情報理工学系研究科・准教授
|
Affiliation (Translated) |
|
Role |
Research team member
|
Link |
科研費研究者番号 : 30376660
|
Name |
鯉渕, 道紘
|
Kana |
コイブチ, ミチヒロ
|
Romanization |
Koibuchi, Michihiro
|
Affiliation |
国立情報学研究所・アーキテクチャ科学研究系・准教授
|
Affiliation (Translated) |
|
Role |
Research team member
|
Link |
科研費研究者番号 : 40413926
|
Name |
黒田, 忠広
|
Kana |
クロダ, タダヒロ
|
Romanization |
Kuroda, Tadahiro
|
Affiliation |
東京大学・大学院工学系研究科 (工学部) ・教授
|
Affiliation (Translated) |
|
Role |
Research team member
|
Link |
科研費研究者番号 : 50327681
|
|
Edition |
|
Place |
|
Publisher |
|
Date |
Issued (from:yyyy) |
2021
|
Issued (to:yyyy) |
|
Created (yyyy-mm-dd) |
|
Updated (yyyy-mm-dd) |
|
Captured (yyyy-mm-dd) |
|
|
Physical description |
|
Source Title |
Name |
科学研究費補助金研究成果報告書
|
Name (Translated) |
|
Volume |
|
Issue |
|
Year |
2020
|
Month |
|
Start page |
|
End page |
|
|
ISSN |
|
ISBN |
|
DOI |
|
URI |
|
JaLCDOI |
|
NII Article ID |
|
Ichushi ID |
|
Other ID |
|
Doctoral dissertation |
Dissertation Number |
|
Date of granted |
|
Degree name |
|
Degree grantor |
|
|
Abstract |
ビルディングブロック型計算システムを構築するためのチップ積層の電気的特性を測定するTCI Testerを用いて、今まで実装した各種チップ上に積層して測定、評価を行った。この結果を反映して、ルネサス65nm用に開発したIPをUSJC 50nm用にアップグレードした。さらに、IPの組み込み方の制約を考えるために、チップのレイアウトからパワーグリッドの抵抗解析を行った。結果より、パワーグリッドの抵抗が大きい程、実チップの動作範囲が狭くなることがわかり、IPを組み込む際のレイアウト方法のガイドラインが明らかになった。
We have developed TCI tester which stacks on a chip providing TCI IP, and evaluated the operational conditions by stacking on several chips with TCI IP. According to the evaluation results, we ported TCI IP for Renesas 65nm to USJC 50nm for future use of TCI techniques. Also, in order to investigate how to layout the TCI IP, we evaluated the resistance of power grid of the real chips. As a result, it appears that chips with high resistance power grid have limited conditions to work. The guideline to embed TCI IP was established through this study.
|
|
Table of contents |
|
Keyword |
|
NDC |
|
Note |
研究種目 : 基盤研究 (B) (一般)
研究期間 : 2018~2020
課題番号 : 18H03215
研究分野 : コンピュータアーキテクチャ
|
|
Language |
|
Type of resource |
|
Genre |
|
Text version |
|
Related DOI |
|
Access conditions |
|
Last modified date |
|
Creation date |
|
Registerd by |
|
History |
May 17, 2022 | | インデックス を変更 |
Aug 28, 2023 | | Creator 著者ID,Creator Name,Creator Kana,Creator Romanization,Creator Affiliation,Creator Affiliation (Translated),Creator Role,Creator Link,Abstract 内容,Note 注記 を変更 |
Apr 18, 2024 | | Creator を変更 |
|
|
Index |
|
Related to |
|