

イジングマシンの ハードウェア制限緩和アルゴリズムの提案

2023年度

菊池 脩太

主 論 文 要 旨

No.1

報告番号	㊦ 乙 第	号	氏 名	菊池 脩太
主 論 文 題 名： イジングマシンのハードウェア制限緩和アルゴリズムの提案				
(内容の要旨) 組合せ最適化問題は、与えられた制約条件を満たし、目的関数を最小または最大化する決定変数の組を求める問題である。量子アニーリングマシンや非量子イジングマシンといったイジングマシンは、組合せ最適化問題を高速・高精度に解くことが期待されている。しかし、イジングマシン実機にはハードウェア上の制限があり、性能を十分に発揮することができないという課題がある。そこで本研究では、ハードウェア上の制限を克服あるいは緩和するアルゴリズムの提案とその性質の理論的な検討を行なった。 本論文は全 5 章から構成される。第 1 章では、本論文の研究の背景と目的について述べる。第 2 章では、イジングマシンで組合せ最適化問題の解を得るための操作手順に沿って、組合せ最適化問題をイジングモデルで表現する方法、ハードウェア上の制約、内部アルゴリズムであるシミュレーテッドアニーリング (Simulated Annealing: SA) と量子アニーリング (Quantum Annealing: QA) について予備知識を述べる。第 3 章では、ハードウェア上の制限の一つであるビット幅制限を緩和する手法について述べる。まず、SA 実行時にビット幅削減前後のイジングモデルの動的プロセスが異なることを示す。この動的プロセスが変化した原因を統計力学的な解析によって特定した後、解析結果を基にビット幅削減後イジングモデルの動的プロセスが元のイジングモデルのものと一致する SA のパラメータを提案する。第 4 章では、量子アニーリングマシンに入力可能な問題サイズ制限を緩和する手法について述べる。入力可能な問題サイズが大きい非量子イジングマシンと、高速に良解を得ることが期待される量子アニーリングマシンを組み合わせ、2 つのイジングマシンの長所を活かしたハイブリッド最適化手法について説明する。ハイブリッド最適化手法の性能を評価するために、非量子イジングマシンとして SA を、量子アニーリングマシンとして D-Wave Advantage を使用したシミュレーションを用いて評価する。シミュレーションでは、量子アニーリングマシンに入力可能または入力不可能な問題サイズのイジングモデルに対する解精度を評価する。同時に、ハイブリッド最適化手法のパラメータ依存性についても検証する。さらに、SA と量子アニーリングマシン によるシミュレーションによって明らかとなった性質やハイブリッド最適化手法の潜在的な能力について評価するために、マスター方程式やシュレディンガー方程式を用いた SA と QA によるシミュレーションを実施する。第 5 章では、本論文の結論と今後の展望について述べる。				

Thesis Abstract

No. _____

Registration Number	☒ “KOU” ☐ “OTSU” No. _____ *Office use only	Name	Shuta Kikuchi
Thesis Title Algorithms for mitigating hardware restrictions in Ising machines			
Thesis Summary Combinatorial optimization problems is a category of problems which find the optimal combination of decision variables to minimize or maximize the objective function for given constraints. Ising machines, including quantum annealing machines and non-quantum type Ising machines, have attracted attention as accurate and efficient solvers for combinatorial optimization problems. However, the performance of Ising machines is limited because of hardware restrictions. This study proposes algorithms to overcome or mitigate these hardware restrictions and provide theoretical analysis of the algorithms. This thesis consists of five chapters. Chapter 1 introduces the research background and objectives. Chapter 2 presents basic knowledge, including methods to formulate combinatorial optimization problems in the Ising model, hardware restrictions, and internal algorithms such as Simulated Annealing (SA) and Quantum Annealing (QA), following the flow of solving combinatorial optimization problems with Ising machines. Chapter 3 describes a method to mitigate bit-width restriction. The study found a difference in the dynamical processes of the Ising model with SA before and after bit-width reduction. Thus, the SA parameters that align the dynamical processes of the reduced bit-width Ising model with the original Ising model, based on statistical mechanics analysis and these results. Chapter 4 describes a method to mitigate the problem size restrictions for quantum annealing machines. This study explains a hybrid optimization method that combines the larger problem size capability of non-quantum type Ising machines with the high-speed solution finding capability of quantum annealing machines. The performance of this hybrid method is evaluated using simulations with SA as the non-quantum type Ising machine and D-Wave Advantage as the quantum annealing machine. These simulations evaluate solution accuracy for problem sizes both feasible and infeasible for the quantum annealing machine, along with the parameter dependence of the hybrid method. In addition, simulations are performed with SA and QA using the master equation and the Schrödinger equation to evaluate the properties revealed by these simulations and the potential capabilities of the hybrid method. Chapter 5 describes the conclusions of this study and prospects.			