

Title	CPUアーキテクチャ設計のための高効率バーチャルモデリングとその超解像画像処理への応用
Sub Title	Efficient virtual modeling for CPU architecture design and its application to super-resolution image processing
Author	芳岡, 裕(Yoshioka, Yutaka) 春山, 真一郎(Haruyama, Shinichiro)
Publisher	慶應義塾大学大学院システムデザイン・マネジメント研究科
Publication year	2010
Jtitle	
JaLC DOI	
Abstract	本研究の対象は、組み込みシステム開発で主流となっているハードウェア・ソフトウェア協調設計である。新たに提案するCPUアーキテクチャモデリングを実施することで、性能の正確な見積もりと、適切なハードウェア・ソフトウェアの切り分けが可能になることを検証する。また、モデルの導入により作業工数が軽減されることを実証する。 現在、デジタル機器の高性能/高機能化が進んでおり、それに伴い開発費と開発期間が増大している。生産性を上げるため、ハードウェアとソフトウェアの協調設計が提案されているが、上手く運用がなされているとは言い難い。このような現状の中で、製品開発の生産性を上げることは、組み込みシステム開発における重要なテーマになっている。 本研究では、まず組み込みシステム開発における開発フローについて分析を行い、その現状と問題点を明らかにした。次に、その問題点に対処する手法として、ハードウェアとソフトウェアの中間モデルであるCPUアーキテクチャモデリングを適用することを提案した。モデリングを実施することで、従来よりも少ない工数で、製品の正確な見積もりが可能となる。 また、このモデリング手法を、近年注目を集めている画像処理技術の1つである「超解像処理」に適用した。「超解像処理」は複数の低解像度画像から、一枚の高解像度を作成するアルゴリズムであり、負荷の大きい処理である。C言語で記述されたそのアルゴリズムをコンパイルし、CPUアーキテクチャモデルを作成し、シミュレーションを実施した。処理の負荷の大きい箇所を調査し、専用命令化と並列化を行い、高速化した複数のCPUアーキテクチャを作成した。それぞれのCPUアーキテクチャをシミュレーションすることで、各アーキテクチャの性能を開発初期の段階で見積もることが可能になった。 最後に、その作業で必要とされる工数見積もりを、COCOMOを使用し実施した。COCOMOは、プログラムサイズから工数を見積もる手法である。ハードウェアモデルを作成するより、CPUモデルを作成するほうが簡単であり、比較するアーキテクチャ数が多いほど、工数の削減に対して本手法が有効であることを実証できた。
Notes	修士学位論文. 2010年度システムデザイン・マネジメント学 第58号
Genre	Thesis or Dissertation
URL	https://koara.lib.keio.ac.jp/xoonips/modules/xoonips/detail.php?koara_id=KO40002001-00002010-0055

慶應義塾大学学術情報リポジトリ(KOARA)に掲載されているコンテンツの著作権は、それぞれの著作者、学会または出版社/発行者に帰属し、その権利は著作権法によって保護されています。引用にあたっては、著作権法を遵守してご利用ください。

The copyrights of content available on the Keio Associated Repository of Academic resources (KOARA) belong to the respective authors, academic societies, or publishers/issuers, and these rights are protected by the Japanese Copyright Act. When quoting the content, please follow the Japanese copyright act.

CPU アーキテクチャ設計のための
高効率バーチャルモデリングと
その超解像画像処理への応用

芳岡 裕

(学籍番号：80933633)

指導教員 教授 春山 真一郎

2011 年 3 月

慶応義塾大学大学院システムデザイン・マネジメント研究科

システムデザイン・マネジメント専攻

論文要旨

学籍番号	80933633	氏 名	芳 岡 裕
論文題目： CPU アーキテクチャ設計のための高効率バーチャルモデリングと その超解像画像処理への応用			
(内容の要旨) 本研究の対象は、組み込みシステム開発で主流となっているハードウェア・ソフトウェア協調設計である。新たに提案する CPU アーキテクチャモデリングを実施することで、性能の正確な見積もりと、適切なハードウェア・ソフトウェアの切り分けが可能になることを検証する。また、モデルの導入により作業工数が軽減されることを実証する。 現在、デジタル機器の高性能/高機能化が進んでおり、それに伴い開発費と開発期間が増大している。生産性を上げるため、ハードウェアとソフトウェアの協調設計が提案されているが、上手く運用がなされているとは言い難い。このような現状の中で、製品開発の生産性を上げることは、組み込みシステム開発における重要なテーマになっている。 本研究では、まず組み込みシステム開発における開発フローについて分析を行い、その現状と問題点を明らかにした。次に、その問題点に対処する手法として、ハードウェアとソフトウェアの中間モデルである CPU アーキテクチャモデリングを適用することを提案した。モデリングを実施することで、従来よりも少ない工数で、製品の正確な見積もりが可能となる。 また、このモデリング手法を、近年注目を集めている画像処理技術の 1 つである「超解像処理」に適用した。「超解像処理」は複数の低解像度画像から、一枚の高解像度を作成するアルゴリズムであり、負荷の大きい処理である。C 言語で記述されたそのアルゴリズムをコンパイルし、CPU アーキテクチャモデルを作成し、シミュレーションを実施した。処理の負荷の大きい箇所を調査し、専用命令化と並列化を行い、高速化した複数の CPU アーキテクチャを作成した。それぞれの CPU アーキテクチャをシミュレーションすることで、各アーキテクチャの性能を開発初期の段階で見積もることが可能になった。 最後に、その作業で必要とされる工数見積もりを、COCOMO を使用し実施した。COCOMO は、プログラムサイズから工数を見積もる手法である。ハードウェアモデルを作成するより、CPU モデルを作成するほうが簡単であり、比較するアーキテクチャ数が多いほど、工数の削減に対して本手法が有効であることを実証できた。			
キーワード(5 語) 組み込みシステム、CPU、協調設計、アーキテクチャモデリング、超解像			

SUMMARY OF MASTERS'S DISSERTATION

Student Identification Number	80933633	Name	Yutaka Yoshioka
Title Efficient Virtual Modeling for CPU Architecture Design and its Application to Super-Resolution Image Processing			
Abstract The object in this study is a hardware software cooperation design that is used for embedded system development. The new virtual modeling for CPU architecture can give an accurate estimate of the performance and become possible to divide the hardware and software. Moreover, I verified that the man-hour decrease by using this new model. The digital device has advanced high performance, and the development cost and the development period have increased with it. Though the coordinated design of hardware and software was proposed to increase productivity, it is difficult to say for the coordinated design to be operated well. In such a current situation, it is an important theme to raise the productivity of the product development. Firstly, I analyzed the development flow in the embedded system, and clarified the current state and the problem. Next, I proposed to apply the modeling of CPU architecture as the middle model of hardware and software as a new technique for dealing with the problem. Fewer man-hours could make an accurate estimate of the product performance in making CPU modeling. Moreover, I applied the modeling technique to "Super-resolution processing" that is one of the image processing techniques to which attention is attracted in recent years. The algorithm described by C language was compiled and executed. I searched for the part where the load of processing was large, and made it a special instruction, and made CPU architecture models. As a result, executing those simulations of CPU architecture models, it became possible to estimate the performance at early development stage. Finally, I estimated the man-hour in this new method using COCOMO(Constructive Cost Model) that estimate the man-hour from the program code size. In the result, It was proven that more the number of the compared CPU architectures was, this method is the more effective to the reduction in the man-hour.			
Key Word(5 words) embedded system, CPU, coordinated design, architecture modeling, Super-resolution			