伝送線路結合器を用いた 高信頼非接触インタフェース

2016年8月

小菅 敦丈

学位論文 博士(工学)

伝送線路結合器を用いた 高信頼非接触インタフェース



2016年8月

慶應義塾大学大学院理工学研究科

小菅 敦丈

目次

第1章. 序論	1
1.1 はじめに	
1.2 背景	
1.2.1 通信高速化要求	
1.2.2 高速有線通信の課題	
1.2.3 コネクタの課題	
13 非接触通信	
131 従来の非接触通信技術	
132 伝送線数結合界を用いた非接触通信	
	10
1.4 伝达線路結合器を用いた非接触通信技術の課題	
1.5 本研究の目的	
1.6 本論文の構成	19
第1章 参考文献	21
第2章. 伝送線路結合器の解析と設計理論	26
2.1 はじめに	

2.1 はじめに
2.2 伝送線路結合器の解析と設計法
2.2.1 伝送理論
2.2.2 伝送線路結合器の設計法
2.3 基本送受信回路
2.3.1 送信機
2.3.2 受信機
2.4 おわりに39
第 2 章 参考文献 ····································

マルチドロップバス接続技術	第3章
よじめに42	3.1 は
_Cを用いたマルチドロップメモリバス45	3.2 TLC
1 エネルギ当分配型結合器45	3.2.1
2 シングルエンド - 差動変換型結合器 ······47	3.2.2
3 実験結果	3.2.3
.4 今後の展望 ·······57	3.2.4
_C を用いたマルチドロップバックプレーンバス57	3.3 TLC
.1 バス双方向通信型結合器······57	3.3.1
.2 低域強調等価器	3.3.2

333	3 バスプロトコル	
0.0.0		0-
3.3.4	4 実験結果	64
3.3.5	5 今後の展望	68
3.4 お	わりに	68
第3章	参考文献	69

70	第4章.結合器小型化技術
71	4.1 はじめに
	4.22 チャネル同時通信型結合器
74	4.2.1 VDC の解析
	4.2.2 VDC の設計
	4.2.3 送受信機
	4.2.4 実験結果
	4.32 重伝送線路結合器
	4.3.1 従来結合器の課題
設計88	4.3.22 重伝送線路結合器の解析と設置
	4.3.3 実験結果
展望97	4.3.4 本技術の応用展開及び今後の展
	4.4 おわりに
	第4章 参考文献

第5章. 高 EMC 耐性送受信機技術	
5.1 はじめに	
5.2 逓倍マンチェスタ符号を用いた車載 LAN 用高 EMC 耐性送受信機 …	
5.2.1 従来車載 LAN の課題	102
5.2.2 TLC を用いた非接触車載 LAN	103
5.2.3 NRZ 符号を用いた従来送受信機の課題	106
5.2.4 逓倍マンチェスタ符号送受信機	109
5.2.5 相関器を用いた高ノイズ耐性 CDR	113
5.2.6 電磁界結合クリップ型コネクタ	115
5.2.7 実験結果	118
5.3 携帯機器用高 EMC 耐性パルス送受信機	122
5.3.1 バイフェーズパルス送受信機	123
5.3.2 エッジ計数型高ノイズ耐性 CDR	125
5.3.3 実験結果	128
5.3.4 今後の展望	
5.4 おわりに	132
第5章 参考文献 ······	134

第6章. 結論	
6.1 はじめに	
6.2 伝送線路結合器の解析と設計理論 (第2章)	
6.3 マルチドロップバス接続技術 (第3章)	
6.4 結合器小型化技術 (第4章)	
6.5 高 EMC 耐性送受信機技術 (第5章) ······	
6.6 総括	
6.7 今後の展望	
謝辞	
著者論文目録	

図目次

1.1 携帯機器画面解像度とディスプレイ I/F に必要なデータレートの関係 5
1.2 代表的な有線インタフェース規格の変遷6
1.3 有線通信の構造、及び通信路特性と信号品質劣化のシミュレーション結果7
1.4 有線通信用送受信機のブロック図
1.5 等価回路の種類
1.6 有線送受信機における消費電力と伝送路損失の関係 [24] 9
1.7 コネクタによる周波数特性悪化および波形劣化のシミュレーション結果10
1.8 バックプレーンコネクタの内部構造10
1.9 マルチドロップバスの構造と信号品質特性のシミュレーション結果12
1.10 非接触通信方式の比較
1.11 容量および磁界結合の周波数特性と過渡応答のシミュレーション結果16
1.12 伝送線路結合器の構造と等価回路
1.13 伝送線路結合器の周波数特性および過渡応答のシミュレーション結果17
1.14 TLC 用送受信機の回路図および過渡応答のシミュレーション結果17
1.15 本論文の構成
2.1 基本形状の伝送線路結合器28
2.2 TLC の設計パラメータ
2.3 TLC の等価回路28
2.4 TLC のシミュレーション結果の一例 30
2.5 (a) 偶モード奇モードにおける電界分布とキャパシタンス、(b) 自己及び相互容量…32
2.6 異なる W/d 及び W/h における結合度 S_{21} のシミュレーション結果32
2.7 異なる S/W 及び Z/W における結合度 S ₂₁ のシミュレーション結果33
2.8 結合器の通信帯域及び中心周波数 f_c と線路長 L の関係を示すシミュレーション結果
2.9 ステップ応答のシミュレーション結果
2.10 ヒステリシスコンパレータを用いた受信機と閾値制御のシミュレーション結果・39
3.1 DRAM における各バス接続方式:(a)マルチドロップバス、(b)1 対1接続42
3.2 TLC を用いたメモリ用途マルチドロップバス43
3.3 人工衛星用情報処理装置におけるバックプレーンバスの比較44
3.4 同一 TLC を用いたマルチドロップバスとチャネル特性のシミュレーション結果・46
3.5 EE-TLC 方式を用いたマルチドロップバスとチャネル特性のシミュレーション結果
3.6 メモリモジュールの例48
3.7 シングルエンド - 差動変換型結合器 (SDC-TLC)とそのシミュレーション結果48
3.8 EE-TLC 方式を用いたマルチドロップバスの試作品写真

3.9 TLC の S パラメータ測定系51
3.10 EE-TLC のSパラメータ測定結果51
3.11 TLC の BER 測定系52
3.12 BER 及びタイミングマージンの測定結果52
3.13 12.5Gb/s/link 動作時の受信端波形測定結果53
3.14 65nm での検証用回路図及びシミュレーション結果
3.15 SDC-TLC の試作品写真55
3.16 SDC-TLC のステップ応答測定結果56
3.17 SDC-TLC を用いたマルチドロップバスの BER 測定結果56
3.18 マルチドロップバス方式の比較58
3.19 双方向通信型結合器 (BD-TLC)と周波数特性シミュレーション結果58
3.20 BD-TLC における間隔 S に対する周波数特性依存性のシミュレーション結果59
3.21 TLC 単体構造と TLC を用いたバックプレーンバス構造との比較:
(a)周波数応答と(b)ステップ応答のシミュレーション結果60
3.22 LFC-EQ のシミュレーション結果: (a)周波数応答、(b)過渡応答61
3.23 LFC-EQ 全体回路図62
3.24 LFC-EQ の解析図63
3.25 バックプレーンマルチドロップバス用送受信機回路図64
3.26 マルチドロップバックプレーンバスの試作品写真
3.27 振動実験の実験セットアップ
3.28 振動実験の実験結果66
3.29 マルチドロップバックプレーンバスの測定結果
4.1 LCD インタフェースを例とした携帯機器内部での接続形態
4.2 モジュール型スマートフォン: (a)平面図、(b)断面図
4.3 VDC を使った 2ch 同時伝送方式
4.4 VDC の構造
4.5 VDC の解析モデル 74
4.6 異なる H _{INT} (ω)におけるチャネル間干渉のシミュレーション結果比較
4.7 VDC の(a)設計データと(b)シミュレーション結果
4.8 チャネル間干渉のシミュレーション結果
(a)接着剤の比誘電率への依存性、及び(b)通信距離への依存性79
4.9 チャネル間干渉位置ずれ耐性のシミュレーション結果
(a)線幅方向、及び(b)線路長方向79
4.10 VDC 評価用送受信機81
4.11 送受信シミュレーション結果81
4.12 試作した VDC と測定系の写真82
4.13 試作した VDC の S パラメータ測定結果83
4.14 パルス型送受信機のチップ写真83

4.15 消費電力及び電力効率のデータレート依存性の測定結果84
4.162 チャネル同時通信の測定結果84
4.17 各非接触インタフェース方式のシミュレーション結果比較
4.18 従来 TLC のシミュレーション結果及びレイアウト例87
4.192重伝送線路結合器88
4.20 従来 TLC 及び T-TLC における前方結合(FW)、
及び後方結合(BW)のシミュレーション結果89
4.21 スペーサー比誘電率に対する前方結合の依存性シミュレーション結果90
4.22 T-TLC 及び従来 TLC の(a)周波数特性、及び(b)W/d のスケーリング
シミュレーション結果の比較91
4.23 伝送線路のループによる帯域減少のシミュレーション結果
4.24 スルーほおーるビアの影響のシミュレーション結果
4.25 GND との距離に対する結合度依存性シミュレーション結果94
4.26 近傍伝送路と結合器間クロストークの距離依存性シミュレーション結果94
4.27 T-TLC の試作品写真95
4.28 T-TLC の測定結果
5.1 機械式コネクタとジャンクションボックスを用いた従来車載 LAN 103
5.2 TLC を用いた非接触車載 LAN
5.3 (a-b)従来車載 LAN と(c)TLC を用いた非接触車載 LAN との比較 104
5.4 車載 LAN に要求される EMC 耐性 105
5.5 NRZ 符号を用いた従来 TLC 用送受信機
5.6 受信端におけるノイズ振幅の測定結果
5.7 飽和による差動ゲイン劣化のシミュレーション結果107
5.8 アンプ飽和による受信波形歪みのシミュレーション結果 107
5.9 ノイズ印加時における NRZ 符号を用いた従来送受信機のシミュレーション結果
5.10 逓倍マンチェスタ符号を用いた提案送受信機のシミュレーション結果 108
5.11 ノイズ印加による差動ゲイン劣化及びエラービットの発生 110
5.12 逓倍マンチェスタ符号のスペクトラムシミュレーション結果 110
5.13 逓倍マンチェスタ符号送受信機の回路図 112
5.14 相関器を用いたクロック復元回路ブロック図 112
5.15 相関器を用いた CDR の回路図 ······ 114
5.16 相関度のシミュレーション結果
5.17 電磁界結合クリップ型コネクタ 115
5.18 結合器電極中心角に対する結合度依存性のシミュレーション結果 117
5.19 結合度の通信距離に対する依存性シミュレーション結果 117
5.20 試作品写真
5.21 EMC 試験測定系

5.22 EM-Clip のSパラメータ測定結果	120
5.23 ノイズ周波数及び ECU の接続個数に対する BER 測定結果	120
5.24 不要輻射の測定結果	121
5.25 モジュール型スマートフォンにおける EMC 耐性の課題	122
5.26 バイフェーズパルスを用いた高 EMC 耐性送受信機	123
5.27 提案する高 EMC 耐性送受信機のシミュレーション結果	124
5.28 信号スペクトラムの測定結果: (a) NRZ 信号、(b)バイフェーズパルス信号	124
5.29 エッジ計数 CDR	125
5.30 注入同期型アレー発振器	126
5.31 高 EMC パルス送受信機の試作品写真	129
5.32 EMC 測定実験のセットアップ	129
5.33 EMC 耐性の測定結果	130
5.34 30dBm 2.4GHz ノイズ印加時の BER バスタブ曲線、	
復元クロック及びデータ波形の測定結果	131
5.35 位置ずれ耐性測定結果	131
5.36 性能比較	132

表目次

1.1	トランジスタ微細化と通信高速化の変遷	• 5
2.1	TLC 用駆動段の種類と比較	38
3.1	EE-TLC の設計データ	50
3.2	性能比較	54
4.1	性能比較	85
4.2	性能比較	96
5.1	性能比較	21

第1章 序論

1.1 はじめに

微細加工技術の進展に伴い、これまで集積回路(Integrated circuit: IC)チップにおけるトラ ンジスタの集積度は年率 50%の割合で向上し、チップの動作周波数は年率 14%の割合で向 上してきた。同時にチップ間での通信速度も高速化し、現在では1チャネル当たりの通信 速度は 10Gb/s から 20Gb/s 程度に達している。一方、高速な信号ほど信号伝送路の影響を 強く受け、信号減衰・波形歪みといった問題が生じている。そのため、伝送される信号が 高速化されるに従って信号伝送路やコネクタの設計が困難になり、高周波損失の少ない高 価な基板材質の使用によるコスト増大、特性インピーダンス整合のための特殊な配線構造 による基板面積増大といった問題が起きている。信号反射による波形劣化を防ぐためには 特性インピーダンスの整合が必要であるが[1]、コネクタ部では機械的な構造から特性イン ピーダンスを制御することが難しく信号反射が生じている。加えて、従来のコネクタは露 出した電極同士を圧着させて接続させる構造のため、水分による電極腐食、金属同士の摩 耗や破損、そして人体接触による静電破壊といった問題を引き起こす要因となっていた。

こうした背景から、非接触通信技術へ注目が集まっている。非接触通信技術では、結合 器間に生じる近接場の電磁界を介して信号が伝送される。送信電力は微弱であり、遠方に 信号は放射されない。結合器を複数配置しても、結合器間のクロストークがなく混信しな い。結合器は配線基板上に配線パターンを用いて形成される。ハウジングといった特別な 機械式の機構が必要なく、はんだ付けなども必要ないため、実装コストを低減できる。ま た非接触通信技術では電極が露出しないので、電極の摩耗や破損がなく、機器の防水がで きる。加えて交流結合であるため、電源電圧の異なるデバイスを容易に接続できる。

非接触通信技術の課題は、狭い通信帯域により最大通信速度が制限されてしまうことで ある。従来の非接触通信技術には、コイルを用いた誘導結合とキャパシタを用いた容量性 結合があった。しかし、いずれも特性インピーダンスが周波数に依存して変化するため、 高速な信号ほど結合器において反射してしまい信号品質は劣化していた。また容量と磁界 により自己共振が生じ、通信帯域は数 GHz に制限されていた。従って、自己共振周波数よ り広帯域な信号成分を含む高速なベースバンド信号をそのまま結合器に印加すると、受信 波形は大きく歪んでしまう。結果、受信側で正しく信号を復元することができず、得られ る最大データレートは自己共振周波数により制限されていた。

伝送線路結合器(Transmission line coupler: TLC)は特性インピーダンス整合可能な結合器 であり、広帯域な周波数特性を有するため上記課題を解決できる。伝送路の一部を結合器 として利用することで、特性インピーダンスは周波数に依存せず一定の値となる。従って 特性インピーダンスを広範囲な周波数にわたって整合することが可能であり、信号反射を 抑えることができる。また大きな寄生容量や寄生インダクタンス成分を持たない。寄生容 量と寄生インダクタンスによる自己共振がなく、広帯域な通信特性が得られる。TLCの広 帯域特性を活かしてベースバンド通信を行うことで、従来の有線通信並みに高速で低消費 電力な通信を実現することが可能である。

一方、これまで研究されてきた TLC を用いた非接触通信技術には次に挙げる 3 つの技術

課題があった。1対1接続にしか適用できないこと、結合器の面積が大きいこと、そして 不要輻射が大きくノイズ耐性に優れないことである。車載ネットワークやメモリーバス用 途では、信号線本数を減らすためマルチドロップバス接続方式が広く採用されている。し かし、これまで研究されてきた TLC 技術[2]では1対1接続にしか適用できず、マルチド ロップバス接続方式に適用できなかった。また、占有面積も大きいため省面積化要求の高 い携帯機器に適用できなかった。従来研究されてきた Non-return-to-zero (NRZ)符号を用い た通信[2]では、ノイズ耐性が低く不要輻射が大きいため、高いノイズ耐性と不要輻射の低 減が要求される車載機器や携帯機器に適用できない。

本研究では、各用途に適用可能な TLC の設計技術、特にバス接続化技術と省面積化技術、 及びノイズ耐性を高めノイズ放射を削減する回路技術を提案する。本章は序論である。ま ず従来の高速有線通信の動向と概念について述べ、高速通信の必要性について述べる。続 いて高速通信の課題、特にコネクタによる接続方式の課題について述べ、非接触通信技術 の利点を述べる。次に非接触通信技術に関する研究動向を述べ、本研究の位置づけを明ら かにする。最後に本研究の目的を示す。

1.2 背景

1.2.1 通信高速化要求

1958年に Jack Kilby 博士が大規模集積システムの解として IC チップを開発して以来[3]、 Moore の法則[4]に従ってチップ製造プロセスは発展を続け、IC チップに搭載されるトラン ジスタは微細化され続けている。 微細化技術の発展により、同面積の IC チップ上に集積さ れるトランジスタの数は年率 50%の割合で増加している。トランジスタが微細化されるに つれデバイス駆動力が向上しゲート容量が減るため、動作周波数を向上することができる。 結果、年率14%の割合で動作速度は向上している。従って年率50%の集積度向上と年率14% の動作速度向上を合わせ、チップ内の演算処理能率は年率70%の割合で向上している[5]。 チップ内の性能向上に伴い、チップ間のデータ通信速度向上が求められている。Rentの法 則によると、必要とされる通信速度は年率 45%の割合で高速化している[6]。一方、チップ 内のトランジスタと異なり、チップの入出力パッド、チップと基板を繋ぐ半田ボール、そ してチップを実装する基板配線はいずれも微細加工化することが難しい。そのため、これ までは入出力パッド1つ当たりの伝送速度を高速化することで年率45%の高速化を達成し てきた。表 1.1 にこれまで報告されてきた中央処理装置(Central processing unit: CPU)の製造 プロセス、動作周波数、1 パッド当たりの通信速度、搭載されたトランジスタ数をまとめ た[7-10]。これを見るとわかるように、1980年から2010年の30年の間に、動作周波数は 640 倍増加した。1990 年代のプロセッサでは通信用回路は内部デジタル回路の延長として 設計され、特別な配慮は必要なかった。しかし 2000 年代以降、通信速度が数百 MHz に達 するとタイミング制御が問題となり[8]、遅延同期回路(Delay locked loop: DLL)や位相同期 回路(Phase locked loop: PLL)が用いられるようになった。また基板配線損失による波形劣化 が問題となり、通信用回路はアナログ回路として個別設計されるようになった。さらに通 信速度が高速になると、信号反射を抑えるため整合終端が用いられ[9]、伝送路損失を補償 するため等価回路が用いられるようになった[10]。今後も要求される通信速度は増大し、 2020 年頃には CPU 同士の通信には、1TB/s の総帯域幅が必要になると予測されている[11]。

こうした IC の性能向上を背景として、スマートフォンやコンピュータといった情報機器、自動車や宇宙機といった産業機器は顕著に発展してきた。2016年現在では、大容量の動画像データを携帯端末で取り扱うことが一般的になっている。携帯機器に搭載されるカメラ及びディスプレイの高解像度化が進むにつれ、携帯機器内におけるディスプレイとアプリケーションプロセッサ間通信に要求される通信速度も増大している。図 1.1 にディスプレイの各解像度において、ディスプレイとアプリケーションプロセッサ間インタフェース(Interface: I/F)の通信に必要な通信速度をまとめた[12]。2016年現在、広く普及している解像度は Full HD 規格であり、通信速度は 3Gb/s 程度である。今後 4K や 8K といったより高い解像度が使われるにつれて、必要なデータレートも上昇する。8K/4K の解像度の場合、最大 50Gb/s 程度の通信速度が必要になる。さらに、より色数が増えフレッシュレートが上昇するとさらに高い通信速度が必要になる。こうした背景から、携帯用通信規格であるMIPI は従来の D-PHY[13]を基に、6 倍高速な M-PHY[14]規格を制定した。携帯機器内部においても 10Gb/s 級の通信が必要となっている。

車載機器や宇宙機器といった産業機器においても、より高速な通信が求められている。 IC の発展に伴いより多量のデータを解析できるようになったことで、自動運転をはじめと する車両・産業機器の自動制御化が可能になった。高い市場要求を背景に、盛んに研究開 発が行われている[15-17]。自動運転の実現には車体の各部分に多量のセンサー及びカメラ を設け、多量のデータを基に最適な判断を行う必要がある。こうした背景から車両に搭載 される電子機器数は急増しており、センサーの扱う情報量も併せて増大している。各セン サー、カメラ、プロセッサ間には高速な通信が要求されるようになっている。1995年以降、 車1台に搭載される電子機器の個数は年10個のペースで増加しており[18-19]、通信速度 も 500kb/s から 100Mb/s と 3 桁高速化している [15]。これまで Control area network (CAN)[20] 規格が用いられてきたが、より高速な通信規格として最大 10Mb/s をサポートする FlexRay[21]規格、最大 100Mb/s をサポートする Media oriented systems transport (MOST) [22] 規格が制定されている。宇宙機器内の通信においても、高速な通信が求められている。よ り詳細なデータを得るため宇宙衛星に搭載される画像系センサーの解像度が向上し、取り 扱う情報量が飛躍的に増大しているためである。2006年に打ち上げられた地上観測衛星 (Advanced land observing satellite: ALOS)では記録容量 96GB、プロセッサ及び各センサー間 I/F の通信速度は 0.36Gb/s であったが、2014 年に打ち上げられた ALOS-2 では記録容量 128GB、通信速度は 1.6Gb/s であり、2020 年代打ち上げ予定の次世代 ALOS-3 では 1TB 以 上の記録容量と、10Gb/s 程度の通信速度が求められている[23]。図 1.2 に代表的な有線イ ンタフェース規格の変遷をまとめた[13-15,23-24]。あらゆる用途においてより高速な通信 が要求されている。

- 4 -

プロセッサ名	Intel 8086 [7]	Intel 80486 [8]	Itanium [9]	Westmere [10]
年	1978	1991	2001	2010
プロセス	3μm NMOS	1μm CMOS	0.18μm CMOS	32nm CMOS
トランジスタ数	2万9千個	120万個	2540万個	11.7億個
動作周波数	5MHz	100MHz	800MHz	3.2GHz
通信速度	10Mb/s	200Mb/s	1.6Gb/s	6.4Gb/s

表 1.1 トランジスタ微細化と通信高速化の変遷



図 1.1 携帯機器画面解像度とディスプレイ I/F に必要なデータレートの関係



図 1.2 代表的な有線インタフェース規格の変遷

1.2.2 高速有線通信の課題

信号は基板上配線、ケーブル、コネクタを介してチップ間を伝送される。信号はこれら の影響を強く受け、信号減衰及び波形歪みといった問題が生じている[1,25](図 1.3)。図 1.3 のチャネル特性が示すように、一般的に伝送路は高周波遮断特性を持つ。従って高周波の 信号ほど信号減衰が大きくなり、図に示したように受信端では信号波形が大きくゆがむ。 すると受信機側では正しく論理レベルを検出することができないため、通信エラーが発生 してしまう。

そこで従来の有線通信分野では、こうした信号波形の減衰・歪みを除去する方法として、 高周波損失を補償する等価器と呼ばれる回路技術[25]や、より損失の少ない伝送路の研究 がなされてきた[26-28]。信号反射を抑えるため特性インピーダンスの制御された伝送線路 の設計手法[26-27]や、高周波の信号減衰の原因となっている誘電体損が少ない基板材料 [28]が研究されている。一方、誘電体損の少ない基板材料は高価であり、機器のコストア ップの要因となっている。また、特性インピーダンスが制御された伝送線路は構造が複雑 であり、加えて寄生容量を十分下げるため他の配線と離す必要がある。基板面積増大の要 因となる。また、後述するように等価器を用いた回路ブロックは消費電力が大きい。

これまで符号間干渉(Inter symbol interference: ISI)を取り除く等価回路技術として、幾つ かの方式が提案されている。図1.5に等価回路技術の方式と回路図を示す。送信機側に Finite impulse response (FIR)フィルタを用い、低周波成分を減衰させ高周波成分を強調する方式を TX De-emphasis と呼び、多くのシステムで用いられている[29]。デジタルフィルタで構成 されるため設計が簡単であり、ノイズ増幅による信号ノイズ比(Signal-to-Noise Ratio: SNR) 劣化の恐れもない。一方、FIR フィルタの各タップ係数(w_N)を最適値に合わせるためのキ ャリブレーション用に、バックチャネルと呼ばれる専用チャネルの形成が必要である。ま



図 1.3 有線通信の構造、及び通信路特性と信号品質劣化のシミュレーション結果



図 1.4 有線通信用送受信機のブロック図

た、キャリブレーション用の計算資源が必要になる。受信機側で用いられる等価回路には 2 種類の技術があり、高周波域を強調する Continuous time linear equalizer (CTLE) [30]、そし て前ビットの符号を基に後段の符号間干渉をデジタル的に信号から減算する Decision feedback equalizer (DFE)である[31]。CTLE は最も単純な回路で構成できるため、消費電力 が低く面積も小さい。一方、高周波ノイズを増幅してしまうため、増幅レベルにも上限が ある。対して DFE はデジタル的に信号から符号間干渉を減算するため、ノイズ増幅の恐れ がない。一方、通信チャネルでの減衰量が大きくなるにつれて必要な回路規模は累乗で大 きくなる。従って消費電力・回路規模ともに増大する。一般的にはノイズ増幅が問題なら ない範囲で CTLE により可能な限り補償し、残った ISI は DFE により除去する構成が用い られている[31]。こうした補償回路技術により伝送速度は高くなっているものの、消費電 力は増大を続けている。図 1.6 は、米国電気電子学会主催の国際固体素子回路会議 (International solid-state circuits conference: ISSCC)において、これまで発表された送受信機の 消費電力と伝送路損失の関係をプロットしたものである[24]。伝送速度が高くなりナイキ スト周波数での損失が大きいほど、消費電力は増大している。



図 1.5 等価回路の種類

- 8 -



図 1.6 有線送受信機における消費電力と伝送路損失の関係 [24]

1.2.3 コネクタの課題

コネクタは複数のモジュールの信号配線や電源配線同士を容易に接続できるため、様々 な電子機器で用いられている。一方、伝送される信号の周波数が高くになるにつれて信号 が歪んでしまい正しく伝送できなくなるなど、伝送特性上の課題が発生している。加えて 露出した電極同士を圧着して接続する構造のため、挿抜時における電極摩耗、水分による 電極腐食、振動による電極分離による通信障害など、信頼性上の課題が発生している。本 節ではコネクタにおける課題を述べる。

高速信号を安価なコネクタで伝送すると信号波形が大きく歪む(図 1.7)。これはコネクタ 部において特性インピーダンスが整合されないためである。図 1.8 に示したように、コネ クタ内部において金属導体は中空状態にある。GND 電極と信号電極間の結合が弱くなって しまうため、特性インピーダンスが高くなる[32-33]。基板上の信号線は IC やコネクタと 同様に最上層に形成される。コネクタは長いリード端子を持ち、基板にあけられた穴に差 し込み半田により固定される。コネクタから印加された信号の半分は最上層の伝送路に、 残った半分はコネクタ端子の先端に向かう。コネクタ端子の先端は開放端であるため、信 号は先端において全反射し元の信号路に戻る。こうした分岐した短い信号路をスタブと呼 び、信号が先端で全反射するため特定周波数で定在波を生じる。結果、伝送路の周波数特 性は著しく悪化する。バックプレーンコネクタと 5cm の FR4 基板上伝送路を組み合わせた 時のシミュレーション結果を図 1.7 に示す。伝送損失は高周波帯において増大し、アイパ ターンが完全に閉じていることが分かる。こうした高周波損失を補償するにはより補償能 力の高い等価回路が必要であるが、図 1.6 で示したように高周波損失が増えるに従って等 価回路の消費電力は急増する。加えて信号反射は等価器による除去が難しい。一般的には DFE を用いて信号反射成分は除去されるが[34-35]、伝送線路が長くなるほど遅延波の到来 が遅くなるため必要な DFE のタップ数は増大し消費電力は増大する[34]。信号反射の無い 高周波用コネクタの研究・開発も盛んにおこなわれているが[36-37]、3 次元的に金属導体 の構造を制御する必要があり、製造コストは高くなる。加えて構造が特殊になり、実装に 必要な面積も大きくなり基板の端など設置できる場所も限られてしまう。



図 1.7 コネクタによる周波数特性悪化および波形劣化のシミュレーション結果



図 1.8 バックプレーンコネクタの内部構造

- 10 -

コネクタは金属接点による接続方式であるため、金属摩耗や破損、接触不良、水による 短絡など、信頼性上の問題を引き起こしている。製品の小型化、特に携帯機器の小型化・ 薄型化に伴い、コネクタ自体も低背でかつ狭ピッチ化するなど小型化がなされている。一 方、小型化に伴いより信頼性上の問題がより顕著になっている。電極が小さくなるので外 力により破損し易くなっている。また頻繁に抜き差しされると金属端子が摩耗する。電極 が破損・摩耗すると高周波特性は劣化し、高速な通信は難しくなる[38-42]。こうした摩耗・ 破損、及び水分による電極腐食から防ぐために、金属端子には Au めっき及び表面に潤滑 剤や防錆材を添付することが一般化している。しかし Au めっきは高価であり、潤滑剤及 び防錆材の溶媒に水溶性溶媒はめっき生産ラインと分離する必要があるため、コストが高 くなる要因となっている[43]。コネクタを基板に実装する際、はんだ付けによる実装が一 般的である。しかし、はんだと基板の銅箔及びコネクタ端子の熱膨張率が異なるため、は んだと基板の銅箔が剥離する事例が報告されている[44-45]。さらに、コネクタに振動が加 わると電極同士が離れ、瞬断と呼ばれる通信障害が発生する。車や宇宙機器など強い振動 が加わる用途では、コネクタでの瞬断が起きないように大きな保護機構が用いられている。 一方、こうした保護機構はコネクタのサイズを大きくし、かつ重くしている。車や宇宙機 器では、重量の増大は燃費の悪化を招くため問題となる。また、こうした保護機構を使用 することにより、特性インピーダンスが高い信号リード線部分が長くなってしまうため、 信号反射がコネクタにおいて発生してしまう。こうした対策を施してもなお、衝撃により 金属端子が破壊される事例が報告されている[46]。金属端子に人体が触れるため、人体接 触によるデバイスの静電破壊も問題となる。そのため静電保護素子が用いられているが、 信号線に大きな寄生容量がついてしまい高周波特性は劣化する[47-48]。

コネクタによる接続方式の最後の課題は、1 本の信号線に複数のモジュールが接続され るマルチドロップバス接続方式において信号の多重反射を発生させ、最大データレートが 制限されてしまうことである[49-55]。マルチドロップバス接続は、1対1接続と比較して 必要な信号線の本数と送受信機の数が少ないため、低消費電力でかつ実装面積を削減でき コストを削減できる。従って車載ネットワークや複数のメモリを接続する用途で広く用い られている。図 1.9 にマルチドロップバス構造とその周波数特性を示す。特性インピーダ ンス(Z₀)が 50Ωになるように設計された信号線が図 1.9 のように分岐して接続されると、元 の信号線から信号分岐点を見込んだとき、信号分岐点以降の特性インピーダンスは25Ωに なる[49]。従って、特性インピーダンス不整合が発生し各信号分岐点で信号反射が発生す る。接続されるモジュール数が多いほど信号反射は複雑になり信号波形はより歪でしまう。 このため、4 つのモジュールを1本のバスで接続したマルチドロップバスのデータレート は 2Gb/s 程度に制限されていた。信号反射を取り除く手法として、DFE による波形等価手 法[34,49-51]、4 値のパルス振幅変調(pulse amplitude modulation: PAM)を用いた手法[52]、複 数の周波数ドメインの信号を多重して伝送するマルチトーン伝送方式[54]が提案されてい る。DFE による波形等価は多重反射を取り除くことができるものの、必要なタップ数は膨 大であり、消費電力の増加、回路構成の複雑化を招く。参考論文[34]で提案されている手 法では、4 つのモジュールを接続したときに必要なタップ数は 12 であり、2.6Gb/s 伝送時 の消費エネルギーは 42.9pJ/b である。通常の有線通信の消費エネルギーが 10pJ/b 以下[31] であるため、4 倍以上のエネルギーを消費している。4-PAM による手法も多重反射の問題 を解決できていないため、通信速度は 2Gb/s にとどまっている[52]。マルチトーンによる 高速化手法も反射波の問題を解決できておらず、更にモジュール間の間隔を細かく制御し ないと所望の周波数特性を得られない。基板設計を著しく煩雑化させるため、現実的な手 法ではない。



図1.9 マルチドロップバスの構造と信号品質特性のシミュレーション結果

1.3 非接触通信

1.2 節で述べたように通信の高速化は強く望まれている一方、コネクタによる特性イン ピーダンスの不整合、信号劣化により高速化は容易でない。回路技術による波形等価も限 界があり、消費電力の大幅な増大を招いている。またコネクタは高コストであり、摩耗・ 破損しやすい。こうした問題から、コネクタを介さずに無線でモジュール同士を接続する 非接触インタフェース技術が広く研究されている。非接触インタフェース方式では金属露 出が無いため、金属摩耗や破損がなく、防水できる。アンテナあるいは結合器は基板配線 パターンで形成でき、コネクタ形成に必要だったハウジングも必要ないため実装コストを 大きく低減できる。加えて交流結合であるため、電源電圧の異なるデバイスを容易に接続 できる。本節では従来研究されてきた非接触インタフェースの方式、及び非接触インタフ ェースの持つ技術的な課題について述べる。

1.3.1 従来の非接触通信技術

従来研究されてきた非接触インタフェースの方式には大きく分けて2つある。1つはア ンテナにより発生された遠方場を介して通信する無線伝送技術である。2.4GHz や 60GHz などの特定周波数の搬送波を変調することで、情報表現を行う[56-60](図 1.10 (a))。従来か ら盛んに研究開発されてきた技術であり、現在情報通信手段としてコンピュータや携帯機 器を代表に広く普及している。課題は通信帯域が法規制により定められており、得られる 通信速度が低いことである。例として 2.4GHz 帯を使用し最大データレートは 533Mb/s で ある。1.2 章で述べた従来有線通信より1 桁通信速度が低い。加えて信号変調及び復調が 必要であるため、ミキサーが必要になるなど素子数は従来の有線通信よりも多くなる。従 って消費電力・チップ面積ともに増大する。加えて他の 2.4GHz 帯の無線通信と混信して しまうため、パケット化により信号識別を行う必要がある。60GHz帯を利用した通信方式 は、広い通信帯域幅を確保できるためより高速な通信が可能になる。これまで 60GHz 帯で 2.5Gb/sの通信が報告されている[59]。一方、送受信回路の消費電力は動作周波数に応じて 高くなることから、60GHz帯を用いることにより消費電力は大きくなる。従来の有線送受 信機の消費エネルギーが 10pJ/b 程度であるのに対して、60GHz 帯の送受信機の消費エネル ギーは 100pJ/b[59]以上と、10 倍以上大きい。またチャネル間干渉が発生するため、複数の チャネルを多数集積することは難しい。多数の複数の信号伝送をする必要のあるコネクタ の置き換えには向かない。

こうした背景から、近接場を介してベースバンド信号をそのまま送受信する方式が研究 されている[61-67](図 1.10 (b))。従来無線方式と比較し、1)電波を放射しないため法規制に よる通信帯域幅の制限を受けず、高速な通信ができる、2)ベースバンド信号による伝送の ため、従来の有線通信と同等の電力効率を達成できる、3)遠くまで電波が放射せず混信が 無いため、多数の結合器を集積して通信チャネル数を容易に増設できる、といった利点を 持つ。



図 1.10 非接触通信方式の比較

これまで提案されている近接場を用いた非接触インタフェースの方式には、平板電極を 用いた容量結合[61-64]、コイルを用いた磁界結合[65-67]がある。図 1.11 にそれぞれの方式 でシミュレーションした結果を示す。それぞれのシミュレーションでは通信距離を 5mm に揃え、結合器に結合器と送受信チップを繋ぐ伝送路を模擬した 5cm の 50Ω伝送路を接続 して解析した。電極サイズはそれぞれ容量結合方式が 2.8mm 角の平板、磁界結合方式が 15mm 直径の1巻きコイルである。送信機はいずれも差動 1V_{PP}の 50Ω終端送信機であり、 受信端は 50Ω負荷で終端した。この結果が示すように、容量結合方式及び磁界結合方式で は受信端における波形は大きく歪み、最大転送レートは 2Gb/s/link 以下に制限されている。

容量結合と磁界結合の帯域を制限する要因には2つある。1つは特性インピーダンスの 不整合である。容量結合では平板電極の1方から信号が印加され、電極のもう一方は開放 端になっている。通信距離が長く結合度が小さいとき、開放端において信号は全反射し定 在波が発生する。図1.11に示したように、波長より十分長い50Ω系伝送路を結合器に接続 すると定在波が発生し、特定の周波数のみゲインが大きくなり狭帯域になる。従って広帯 域な信号成分を含むベースバンド信号を伝送すると信号反射が起き、高速に通信すること はできない。同様に磁界結合においても、コイルのインピーダンスが周波数に依存して増 大するため、広い帯域にわたってインピーダンス整合することができない。信号反射を抑 えるため、パッケージのリードフレームを使ってコイル形成し送受信機とコイルとの接続 距離を信号波長より短くする手法が提案されているが[67]、特殊なパッケージが必要にな るためコストが増大する。もう1つの性能律速要因は、インダクタンスとキャパシタンス による自己共振による帯域制限である。磁界結合では十分な結合度を得るため、典型的に はコイル直径は通信距離の3倍にする[68]。コイルの持つ自己インダクタンスはコイル直 径に比例し、コイル配線長に比例して配線につく寄生容量も増大する。結果、通信距離を 長くするためコイル径を大きくするほど、コイルの持つ自己インダクタンスと寄生容量成 分によって生じる自己共振周波数は低くなり、通信帯域は狭くなる。

1.3.2 伝送線路結合器を用いた非接触通信

非接触インタフェースの高速化手法として、伝送路間のクロストークを信号伝送に利用し た伝送線路結合器(TLC)を用いた非接触インタフェース技術が提案されている[2]。伝送線 路結合器の構造と等価回路図を図 1.12 に示す。2 つの電極がペアとなって差動信号を伝送 する。伝送線路上に分布して存在する容量結合と磁界結合を介して信号が伝送される。分 布して存在する容量結合及び磁界結合により、特性インピーダンスが作り出される。適切 に設計することで、従来の伝送線路同様にインピーダンス整合を行うことができる。イン ピーダンス整合により信号反射を抑えているため、図 1.13 のシミュレーション結果が示す ように広帯域特性を持つ。TLC は伝送路の一部を馬蹄型形状にし、線幅を増大することで 結合度を増大させ結合器として利用している。結合度は結合器の線幅、通信帯域は結合器 の長さでそれぞれ独立に決まるため、通信距離を延伸しても広帯域特性を維持できる。送 受信機の回路図とシミュレーション波形を図 1.14 に示す。本シミュレーションでは、NRZ 信号をそのまま 50Ω系の送信機を介して結合器に印加した。TLC は図 1.13 に示したように 低域遮断特性を有していることから、受信波形は送信波形が1階微分されたような波形に なる。受信機はヒステリシス特性を有したコンパレータと、増幅回路により構成される。 ヒステリシスコンパレータ回路はデータとノイズを判別するヒステリシス幅 Vervsを有し、 受信信号電圧 V_{RX}の振幅がヒステリシス幅 V_{HYS}を上回る時、出力を反転させる。結果、微 分波形を検波することで元のデータは復元される。結合器間の接続距離が 1mm で 12Gb/s のデータ転送が報告されている[2]。従来の信号変調を用いた無線接続方式と比べ、信号の 変復調が不要であり、必要な回路素子数も少ない。従って消費エネルギーは 7.4pJ/b と従来 の有線通信と同等レベルに低い。



図 1.11 容量および磁界結合の周波数特性と過渡応答のシミュレーション結果



図 1.12 伝送線路結合器の構造と等価回路



図 1.13 伝送線路結合器の周波数特性および過渡応答のシミュレーション結果



図 1.14 TLC 用送受信機の回路図および過渡応答のシミュレーション結果

1.4 伝送線路結合器を用いた非接触通信技術の課題

1.3.2 章で述べたように、非接触インタフェースは従来のコネクタ接続方式と比較し、実装コストを削減でき、また金属端子がないため接続信頼性を高めることができる。他の非接触インタフェース方式と比較して広帯域特性を有するため、低消費電力でかつ高速な通信を実現できる。一方、これまで研究されてきた伝送線路結合器[2]を実際のコンピュータ・サーバーなどの情報機器、スマートフォンやタブレットなどの携帯機器、車載機器などの各アプリケーションに適用するにあたっては、以下の課題が存在する。

1) 従来の TLC を用いた非接触通信技術は、1 対1 接続にしか適用できなかった。そのため、車載ネットワークや情報機器におけるメモリーバスで広く用いられているマルチドロップバス接続に適用できなかった。車載ネットワークやメモリーバス用途へ適用するには、マルチドロップバス接続構造に適用可能な新しい結合器と設計手法が必要である。

2) 結合器の占有面積が大きかった。結合器のサイズは 1mm 通信時において 5mm× 2.5mm と大きく、通信距離が長くなるにつれてより大きな結合器も必要となる。また、通 信においてはデータ伝送以外にもクロック伝送や制御信号の伝送も必要であるが、その分 だけ結合器数は必要になり、配置面積は増大する。こうした技術課題は小型化要求の高い 携帯機器に適用する際に問題となる。

3) 電磁両立性(Electromagnetic compatibility: EMC)耐性が低い。携帯機器や車載機器では、 全地球測位システム(Global positioning system: GPS)受信機といった高感度の無線受信機に 影響を与えないよう、与干渉(Electromagnetic interference: EMI)を低減することが強く求め られている。同様に近傍に配置された Wi-Fi や Long term evolution (LTE)の無線送信機から は 30dBm といった強い電波が放射され、こうした無線通信の電波から影響を受けても通信 エラーが発生しないよう、高い電磁感受(Electromagnetic susceptibility: EMS)耐性が求められ ている。EMI と EMS を合わせて EMC と呼ばれる。TLC を用いた非接触インタフェースは 結合器を介して無線で通信するため、EMC 耐性が低い。従って、携帯機器や車載機器に適 用するにあたっては、EMC 耐性を改善し国際無線障害特別委員会(Comité international spécial des perturbations radioélectriques: CISPR)や国際標準化機構(International organization for standardization: ISO)で定められた法規制[69]を満たすことが課題となる。

1.5 本研究の目的

伝送線路結合器を用いた非接触インタフェースは従来のコネクタ接続方式より実装コ ストを削減でき接続信頼性を高めることができ、他の非接触インタフェース方式より低消 費電力でかつ高速な通信を実現できる。一方実際の用途に適用するにあたり、1.4 章で述 べたように伝送線路との接続、マルチドロップバスへの適用、結合器小型化、そして EMC 耐性の改善といった課題がある。そこで本研究では各応用において TLC を適用することに よる利点を明らかにしつつ、適用にあたっての TLC の課題と解決方法を述べる。情報機器 応用ではマルチドロップバスへ適用可能な伝送線路結合器技術の開発、携帯機器応用では 結合器小型化、そして携帯・車載機器応用では EMC 耐性を高める回路技術の開発を目標 とする。

1.6 本論文の構成

図 1.15 に本論文の構成を示す。第1章は序論である。研究の背景として、通信の高速化 要求、コネクタにおける高速化阻害要因及びコネクタの実装信頼性上の課題、それらを解 決可能な非接触インタフェース技術の研究動向と課題を述べ、TLC の優位性と各アプリケ ーションに応用する際に解決すべき課題と本研究の意義をまとめた。

第2章では、後段の章の準備として TLC の理論解析と設計手法を述べる。TLC の結合 理論、各種設計パラメータと性能の関係を明らかにし、設計指針を明確に与える。また、 基本的な信号伝送理論と送受信回路の理論解析を述べ、それぞれの設計指針を同様に与え る。

第3章では、情報機器応用を想定した、TLC を用いた2種類のマルチドロップバス接続 技術を提案する。1 つはメモリーバス応用を目指したマルチドロップメモリバス技術であ り、もう1つはサーバー用途などで用いられるバックプレーン応用を目指したマルチドロ ップバックプレーンバスである。本章では、各信号分岐点に TLC を適用することで信号反 射を無くし通信高速化が可能となることを明らかにする。マルチドロップバス接続に適し た TLC として、エネルギー当分配型伝送線路結合器を提案する。従来結合器では遠端に行 くほど信号レベルが下がり SNR が悪化していた。提案するエネルギー当分配型伝送線路結 合器を用いることで、遠端においても近端と同程度の信号振幅を確保できる。エネルギー 当分配型伝送線路結合器を用いることで、メモリーバスを想定したマスタースレーブ型の マルチドロップバスにおいて 8 個のモジュールを 12.5Gb/s で接続でき、コネクタを用いた 従来マルチドロップバスに比べ 2.5 倍高速化できることを示す。サーバーなどの情報処理 装置ではバックプレーン構造が用いられる。バックプレーン構造では各モジュールから送 信された信号はコネクタを介してバックプレーン基板に印加し、再度コネクタを介して各 モジュールに信号が伝送される。本構造に TLC を適用してしまうと、信号が2回結合器を 通過するため、受信端において信号は歪んでしまい高速化が難しい。そこで通信高速化の ため信号歪みを解消可能な低域強調等価器を提案する。実験により 5 個のモジュールを 6.5Gb/s で接続できることを示す。本章の後半では TLC を用いたバックプレーン構造のマ ルチドロップバスの理論解析と低域強調等価器の設計手法を述べる。

第4章では、携帯機器応用に向けて結合器小型化手法を提案する。伝送線路結合器が持 つ特有の性質である方向性結合を利用することで、1つの結合器で2つの信号を同時伝送 でき、面積利用効率を2倍に高められることを示す。第2章で述べた理論解析を基に、方 向性結合を得るための伝送線路結合器の設計手法を述べる。実験ではチャネル間干渉が 20dB以下であり、信号品質の劣化なく1つの結合器で2つの信号伝送できていることを示 す。また、より小型で長距離接続に向く2重伝送線路結合器を提案する。1本の電極に対 し両端から差動信号を印加することで、電極数を半分に減らし結合器面積を1/5 に削減で きる。また、従来は終端抵抗に捨てていた前方結合を通信に利用することで、結合度を9dB 高めることができる。5mm 通信に必要な結合器サイズは6mm²であり、同一通信距離の最 先端の非接触通信技術と比較して、結合器面積を 1/24 に削減できる。本章では、2 重伝送 線路結合器の理論解析と設計手法、評価結果を述べる。

第5章では、送受信機の高 EMC 耐性化手法として、2 つの方法を述べる。1 つは車載用 途に開発した逓倍マンチェスタ符号化及び同期送受信機である。車載用途では、要求され る伝送速度は 100Mb/s 程度と結合器の帯域に比べ十分低いものの、できるだけ高いノイズ 耐性と低いノイズ放射レベルが求められる。逓倍マンチェスタ符号化法ではあらかじめ送 信データを複数のビット列として冗長性を持たせて送信し、ノイズによりデータが破損し ても受信側で多数決を取ることで正しくデータ復元される。信号スペクトラムは逓倍クロ ック周波数近辺に局在するため、ノイズ放射規制を満たしやすい。車載 LAN で要求され る EMC 規制値を満たしながら 1.4GHz の逓倍クロックを用いて 280Mb/s のデータ通信でき る。もう 1 つの高 EMC 耐性化技術は、携帯機器向けに開発したバイフェーズパルス符号 とエッジ計数 CDR を用いた同期送受信機技術である。逓倍マンチェスタ符号化より 2.5 倍 以上帯域利用効率が良いため、車載 LAN より高速な通信が求められる携帯機器内インタ フェースに向く。結合器から 10 mm 離れた GPS 受信機への与干渉が無いこと、2 mm 離れ たアンテナから 30 dBm の WiFi やLTE といったノイズ信号を放射してもビット誤り率が劣 化しないで通信できる。

第6章では、各章で得られた知見をまとめ、本研究の成果を述べる。



図 1.15 本論文の構成

-20 -

第1章 参考文献

- [1] E. Bogatin, *Signal and Power Integrity-Simplified, 2nd ed.* New York City, NY: Pearson Education Inc., 2013.
- [2] 竹谷勉『伝送線路結合器を用いた非接触1対1通信インタフェース』(横浜:慶應義塾 大学博士学位論文,2013).
- [3] J. S. Kilby, "Invention of the Integrated Circuit," *IEEE Transactions on Electron Devices*, vol. ED-23, no. 7, pp. 648-654, July 1976.
- [4] G. Moore, "Cramming More Components Onto Integrated Circuits," *Proceedings of IEEE*, vol. 86, no. 1, pp. 82-85, Jan. 1998.
- [5] T. Kuroda and N. Miura, "Perspective of Low-Power and High-Speed Wireless Inter-Chip Communications for SiP Integration," in Proceedings of IEEE European Solid-State Circuits Conference, pp. 3-6, Sept. 2006.
- [6] B. Landman and R. Russo, "On a Pin Versus Block Relationship For Partitions of Logic Graphs," *IEEE Transactions on Computers*, vol. C-20, no. 12, pp. 1469-1479, Dec. 1971.
- [7] S. P. Morse, W. B. Pohlman, and B. W. Ravenel, "The Intel 8086 Microprocessor: A 16-bit Evolution of the 8080," *IEEE Computer*, vol. 11, no. 6, pp. 18-27, June 1978.
- [8] J. Schutz, "A CMOS 100MHz Microprocessor," IEEE International Solid-State Circuits Conference, Dig. Tech. Papers, pp. 90-294, Feb. 1991.
- [9] S. Rusu, et al., "The first IA-64 microprocessor," *IEEE Journal of Solid-State Circuits*, vol. 35, no. 11, pp. 1539-1544, Nov. 2000.
- [10] N. A. Kurd, et al., "Westmere: A Family of 32nm IA Processors," IEEE International Solid-State Circuits Conference, Dig. Tech. Papers, pp. 96-97, Feb. 2010.
- [11] B. Casper, "Energy Efficient Multi-Gb/s I/O: Circuit and System Design Techniques," in *Workshop on Microelectronics and Electron Devices*, 2011.
- [12] K. Yamaguchi, et al., "A 2.0 Gb/s Clock-Embedded Interface for Full-HD 10-Bit 120 Hz LCD Drivers With 1/5-Rate Noise-Tolerant Phase and Frequency Recovery," *IEEE Journal of Solid-State Circuits*, vol. 44, no. 12, Dec. 2009.
- [13] MIPI Alliance, "D-PHY v1.2 Specification Data Sheet," Sept. 2014.
- [14] MIPI Alliance, "M-PHY v3.1 Specification Data Sheet," June 2014.
- [15] Y. Kim et al., "Automotive Ethernet Network Requirements," IEEE 802.1 AVB Task Force Meeting, March 2011.
- [16] L. Reger, "The Road Ahead for Securely-Connected Cars," *IEEE International Solid-State Circuits Conference, Dig. Tech. Papers*, pp. 29-33, Feb. 2016.
- [17] M. Fausten *et al.*, "Automated Driving Impacts on the Vehicle Architecture," *IEEE Symposium on VLSI Circuits*, Dig. Tech. Papers, pp. C28-C31, June 2015.
- [18] 加藤光治 監修, デンソーカーエレクトロニクス研究会 著, 日経 Automotive Technology 編集, 『図解カーエレクトロニクス[上]システム編』 (東京: 日経 BP 社, 2010).

- [19] 加藤光治 監修, デンソーカーエレクトロニクス研究会 著, 日経 Automotive Technology 編集, 『図解カーエレクトロニクス[下]要素技術編』 (東京: 日経 BP 社, 2010).
- [20] Robert BOSCH, "CAN Specifications Ver. 2.0," Sep. 1991.
- [21] FlexRay Consortium, "FlexRay Communications System Protocol Specification Version 3.0.1," Oct. 2010.
- [22] MOST Cooperation, "MOST Specification Rev. 3.0 E2," July 2010.
- [23] H. Imai, et al., "A conceptual design of PRISM-2 for Advanced Land Observing Satellite-3(ALOS-3)," in Proc. SPIE vol. 8533, Sensors, Systems, and Next-Generation Satellites XVI, pp. 85330B1- 85330B7, Sep. 2012.
- [24] IEEE ISSCC 2016 program committee, "ISSCC 2016 TRENDS," Nov. 2015.
- [25] S. H. Hall and H. L. Heck, Advanced Signal Integrity for High-Speed Digital Designs. Hoboken, NJ: Wiley, 2009.
- [26] M. K. Krage, et al., "Characteristics of Coupled Microwave Transmission Lines-I: Coupled-Mode Formulation of Inhomogeneous Lines," *IEEE Transactions on Microwave Theory and Technology*, vol. 18, no. 4, pp. 217-222, April 1970.
- [27] M. K. Krage, *et al.*, "Characteristics of Coupled Microwave Transmission Lines-II: Evaluation of Coupled-Line Parameters," *IEEE Transactions on Microwave Theory and Technology*, vol. 18, no. 4, pp. 222-228, April 1970.
- [28] F. Liu, et al., "Ultra-High Density, Thin Core and Low Loss Organic System-on-Package (SOP) Substrate Technology for Mobile Applications," *IEEE Electronic Components and Technology Conference, Dig. Tech. Papers*, pp. 612-617, May 2009.
- [29] M. Meghelli, et al., "A 10Gb/s 5-Tap-DFE/4-Tap-FFE Transceiver in 90nm CMOS," IEEE International Solid-State Circuits Conference, Dig. Tech. Papers, pp. 213-214, Feb. 2006.
- [30] S. Shekhar, et al., "Design considerations for low-power receiver front-end in high-speed data links," in Proc. of IEEE Custom Integrated Circuits Conference, pp. 1-8, Sep. 2013.
- [31] T. Musah, et al., "A 4-32 Gb/s Bidirectional Link With 3-Tap FFE/6-Tap DFE and Collaborative CDR in 22 nm CMOS," *IEEE Journal of Solid-State Circuits*, vol. 49, no. 12, pp. 3079-3090, Dec. 2014.
- [32] J. Kim, et al., "High Frequency Signal Transfer Characteristic of a 40-pin FPC Connector," IEEE International Symposium on Antennas, Propagation, and EM Theory, Dig. Tech. Papers, pp. 917-920, Nov. 2008.
- [33] C. Schuster, et al., "Issues and Challenges of Gbps Backplane Connector Characterization," in Proc. of IEEE Workshop on Signal Propagation on Interconnects, pp. 63-66, May 2004.
- [34] H. Fredriksson, *et al.*, "Improvement potential and equalization example for multidrop DRAM memory busses," *IEEE Transactions on Advanced Packaging*, vol. 32, no. 3, pp. 675-782, Aug. 2009.
- [35] S. –M. Lee, *et al.*, "A 27% Reduction in Transceiver Power for Single-Ended Point-to-Point DRAM Interface with the Termination Resistance of $4 \times Z_0$ at both TX and RX," *IEEE*

International Solid-State Circuits Conference, Dig. Tech. Papers, pp. 308-309, Feb. 2013.

- [36] T. Yagisawa, et al., "FPC-Based Compact 25-Gb/s Optical Transceiver Module for Optical Interconnect Utilizing Novel High-Speed FPC Connector," *IEEE Electronic Components and Technology Conference, Dig. Tech. Papers*, pp. 274-279, May 2013.
- [37] T. Yagisawa, et al., "Compact 40-Gb/s EML Module Using Broadband FPC Connection Technique," in Proc. of IEEE Conference on Optical Fiber Communication, pp. 1-3, Mar. 2010.
- [38] J. -C. Gao, et al., "Effects of Electrical Contact Failure on High Speed Digital Signal Transmission," in Proc. of IEEE Holm Conference on Electrical Contacts, pp. 41-46, Oct. 2008.
- [39] G. F. Dorsey, et al., "High Speed Data Across Sliding Electrical Contacts," in Proc. of IEEE Holm Conference on Electrical Contacts, pp. 1-12, Sep. 2012.
- [40] R. D. Malucci, "High Frequency Considerations for Multi-Point Contact Interfaces," in Proc. of IEEE Holm Conference on Electrical Contacts, pp. 175-185, Sep. 2001.
- [41] R. D. Malucci, "The Impact of Contact Resistance on High Speed Digital Signal Transmission," in Proc. of IEEE Holm Conference on Electrical Contacts, pp. 212-220, Sep. 2002.
- [42] R. S. Timsit, "High Speed Electronic Connectors: A Review of Electrical Contact Properties," *IEICE Transactions on Electronics*, vol. E88-C, no. 8, pp. 1532-1545, Aug. 2005.
- [43] 田所義浩『電子部品の腐食発現メカニズムと耐食性向上に関する研究』(宇都宮:宇 都宮大学博士学位論文, 2013).
- [44] 電子情報技術産業協会鉛フリーはんだ実装編集委員会 『鉛フリーはんだ実装編集委員会編:鉛フリーはんだ実装技術-基礎からリフトオフ対策まで-』(東京:コロナ社, 2003).
- [45] M. Braunovic, et al., "Electrical Contacts: Fundamentals, Applications, and Technology," Boca Raton FL: CRC Press, Dec. 2006.
- [46] T. Sasada, et al., "Mass Data Recorder with Ultra-High-Density Stacked Memory for Spacecraft," in Proc. of IEEE Aerospace Conference, pp. 1-8, Mar. 2005.
- [47] J. -H. Chun, et al., "Analysis and Measurement of Signal Distortion due to ESD Protection Circuits," *IEEE Journal of Solid-State Circuits*, vol. 41, no. 10, pp. 2354-2358, Oct. 2006.
- [48] B. -S. Seol, et al., "A Circuit Model for ESD Performance Analysis of Printed Circuit Boards," in Proc. of IEEE Electrical Design of Advanced Packaging and Systems Symposium, pp. 120-123, Dec. 2008.
- [49] W. J. Dally and J. W. Poulton, *Digital Systems Engineering*. Cambridge, UK: Cambridge University Press, 1998.
- [50] H. –J. Chi, et al., "A single-loop SS-LMS algorithm with single0ended integrating DFE receiver for multi-drop DRAM interface," *IEEE Journal of Solid-State Circuits*, vol. 46, no. 9, pp. 2053-3063, Sep. 2011.
- [51] S. –J. Bae, et al., "A 2Gb/s 2-Tap DFE receiver for multi-drop single-ended signaling systems with reduced noise," *IEEE International Solid-State Circuits Conference, Dig. Tech. Papers*,

pp. 244-525, Feb. 2004.

- [52] J. Zerbe, et al., "1.6 Gb/s/pin 4-PAM signaling and circuits for a multidrop bus," *IEEE Journal of Solid-State Circuits Conference*, vol. 36, no. 5, pp. 752-760, May. 2001.
- [53] W. -Y. Shin, et al., "A 4.8 Gb/s impedance-matched bidirectional multi-drop transceiver for high-capacity memory interface," *IEEE International Solid-State Circuits Conference*, Dig. *Tech. Papers*, pp. 494-495, Feb. 2011.
- [54] K. Gharibdoust, et al., "A 7.5mW 7.5Gb/s Mixed NRZ/Multi-Tone Serial-Data Transceiver for Multi-Drop Memory Interfaces in 40nm CMOS," *IEEE International Solid-State Circuits Conference, Dig. Tech. Papers*, pp. 180-181, Feb. 2015.
- [55] H. Mori, et al., "Novel Ringing Suppression Circuit to Achieve Higher Data Rates in a Linear Passive Star CAN FD," in Proc. of IEEE International Symposium on Electromagnetic Compatibility, pp. 402-407, Sep. 2014.
- [56] D. Miyashita, et al., "A -70dBm-Sensitivity 533Mbps 0.19nJ/bit-TX 0.43nJ/bit-RX Transceiver for TransferJetTM SoC in 65nm CMOS," *IEEE Symposium on VLSI Circuits, Dig. Tech. Papers*, pp. 74-75, June 2012.
- [57] M. Tamura, et al., "A 1V 357Mb/s-Throughput TransferJet[™] SoC with Embedded Transceiver and Digital Baseband in 90nm CMOS," *IEEE International Solid-State Circuits Conference*, *Dig. Tech. Papers*, pp. 440-441, Feb. 2012.
- [58] H. Sihizaki, et al., "FDM-based Wireless Source Synchronous 15-Mbps TR with PLL-less Receiver and 1-mm On-Chip Integrated Antenna for 1.25-cm Touch and Proceed Communication," *IEEE Symposium on VLSI Circuits*, Dig. Tech. Papers, pp. 73-74, June 2010.
- [59] J. Lee, et al., "A Low-Power Fully Integrated 60GHz Transceiver System with OOK Modulation and On-Board Antenna Assembly," *IEEE International Solid-State Circuits* Conference, Dig. Tech. Papers, pp. 316-317, Feb. 2009.
- [60] Y. Tanaka, et al., "A Versatile Multi-Modality Serial Link," IEEE International Solid-State Circuits Conference, Dig. Tech. Papers, pp. 332-333, Feb. 2012.
- [61] K. Ikeuchi, et al., "1 Gb/s, 50um X 50um Pads on Board Wireless Connector Based on Track-and-Charge Scheme Allowing Contacted Signaling," *IEICE Transaction on Electronics*, vol. E94-C, no.6, pp. 992-998, June 2011.
- [62] R. Drost, et al., "Proximity Communication," IEEE Journal of Solid-State Circuits, vol. 39, no. 9, pp. 1529-1535, Sep. 2004.
- [63] L. Luo, et al., "3Gb/s AC-Coupled Chip-to-Chip Communication Using a Low-Swing Pulse Receiver," IEEE International Solid-State Circuits Conference, Dig. Tech. Papers, pp. 262-263, Feb. 2005.
- [64] C. Thakkar, et al., "A 32Gb/s Bidirectional 4-Channel 4pJ/b Capacitively Coupled Link in 14nm CMOS for Proximity Communication," *IEEE International Solid-State Circuits Conference, Dig. Tech. Papers*, pp. 400-401, Feb. 2016.
- [65] S. Kawai, et al., "A 2.5Gb/s/ch Inductive-Coupling Transceiver for Non-Contact Memory

Card," *IEEE International Solid-State Circuits Conference*, *Dig. Tech. Papers*, pp. 264-265, Feb. 2010.

- [66] H. Cho, et al., "A 1.2 Gb/s 3.9 pJ/b Mono-Phase Pulse-Modulation Inductive-Coupling Transceiver for mm-Range Board-to-Board Communication," *IEEE International Solid-State Circuits Conference, Dig. Tech. Papers*, pp. 202-203, Feb. 2013.
- [67] K. Hijioka, et al., "A 5.5 Gb/s 5mm Contactless Interface Containing a 50 Mb/s Bidirectional Sub-Channel Employing Common-Mode OOK Signaling," *IEEE International Solid-State Circuits Conference, Dig. Tech. Papers*, pp. 406-407, Feb. 2013.
- [68] N. Miura, et al., "A 1TB/s 1pJ/b 6.4mm²/TB/s QDR Inductive-Coupling Interface Between 65-nm CMOS Logic and Emulated 100-nm DRAM," *IEEE Journal on Emerging and Selected Topics in Circuits and Systems*, vol. 2, no. 2, pp. 249-256, June 2012.
- [69] C. R. Paul, Introduction to Electromagnetic Compatibility, 2nd ed. Hoboken, NJ: Wiley, 2006.

第2章 伝送線路結合器の解析と設計理論
2.1 はじめに

伝送線路結合器を用いた非接触インタフェースは、従来のコネクタ接続方式と比較して 実装コストを削減でき、接続信頼性を高めることができる。他の非接触インタフェース方 式と比較して広い通信帯域を有するため、ベースバンド伝送方式を採用することで、低消 費電力でかつ高速な通信を実現できる。一方、1章で述べたように、これまで研究されて きた伝送線路結合器[1]は1)1対1接続にしか適用できない、2)結合器の占有面積が大き い、3)EMC耐性が低いといった問題があり、携帯機器やメモリといった実際の機器に応用 することができなかった。本論文では1)マルチドロップバス接続へ対応した結合器である エネルギー当分配型結合器及び双方向通信型結合器、2)結合器小型化手法をそれぞれ3章 と4章で述べる。本章では3章と4章の準備として、まず伝送線路結合器の伝送理論を述 べ、結合器の基本形状における設計手法を述べる。続いて、5章で述べる EMC 耐性の送受 信機の準備段階として NRZ 符号を用いた伝送線路結合器用基本送受信機の解析を行い、送 受信機設計手法について述べる。最後に本章で得られた知見をまとめる。

2.2 伝送線路結合器の解析と設計法

本章では基本的な伝送線路結合器の形状と特性、及び設計手法について述べる。既に伝 送線路結合器のコンセプト及び伝送理論は参考文献[1]に示されているが、各設計パラメー タと伝送線路結合器の特性との具体的な関係が示されておらず、詳細な設計手法はこれま で検討されてこなかった。本章では後で述べる各種伝送線路結合器形状の解析及び設計手 法の準備として、基本形状の伝送線路結合器の解析及び設計手法を述べる。

2.2.1 伝送理論

基本形状の伝送線路結合器の構造を図 2.1 に示す。伝送線路結合器は差動マイクロスト リップ線路を馬蹄型形状に広げた構造を持つ。線路幅を大きくすることで送受信電極間の 結合度を高め、結合器として利用している。加えて、馬蹄型形状に差動電極間の幅を広げ ることで、差動電極間の結合度を弱め送受信電極間の結合度をさらに高めている。位置ず れ耐性を高めるため稲妻形状の電極も提案されているが[2]、設計パラメータが増え設計が 困難であり特性の管理が困難になる。また高周波になるほど信号直進性が高くなるため伝 送路が急激に曲がっていると信号反射の要因となる[3]。そのため本研究では図 2.1 に示し たように、直線型の形状を採用した。

図 2.2 に TLC の平面構造と断面構造を示す。TLC の性能は各設計パラメータの値により 決まる。設計パラメータは線幅 W、差動線路間のスペース S、線路長 L、電極間の通信距 離 d、電極と裏面 GND との距離 h、そして結合器間に挟む誘電体の比誘電率 $\varepsilon_{r_{space}}$ である。 後述するように線幅 W、差動線路間のスペース S、電極間の通信距離 d、そして電極と裏 面 GND との距離 h が結合度を決め、線路長 L が通信帯域とその中心周波数を決める。



図 2.1 基本形状の伝送線路結合器



図 2.2 TLC の設計パラメータ



図 2.3 TLC の等価回路

- 28 -

通信帯域と結合度がそれぞれ独立の設計パラメータで決まるため、通信距離を延伸して線 幅を太くしても、通信帯域は変わらず一定のデータレートを保つことができる。

図 2.1 に示したように、送信電極と受信電極同士は電界結合及び磁界結合によって電気 的に結合されている。信号が印加されると、TLC上に分布して存在する容量結合を通じて 電圧変化が電流変化として、磁界結合を通じて電流変化が電圧変化として、それぞれ受信 電極側に現れる。両者が足し合わさって受信波形になる。従って、図 2.3 に示した等価回 路から、参考文献[4]を基に次の式が得られる。

$$\frac{\partial}{\partial z} \begin{bmatrix} V_1 \\ V_2 \end{bmatrix} = -\frac{\partial}{\partial t} \begin{bmatrix} L_{11} & L_{21} \\ L_{21} & L_{22} \end{bmatrix} \begin{bmatrix} I_1 \\ I_2 \end{bmatrix}$$
$$\frac{\partial}{\partial z} \begin{bmatrix} I_1 \\ I_2 \end{bmatrix} = -\frac{\partial}{\partial t} \begin{bmatrix} C_{11} & C_{21} \\ C_{21} & C_{22} \end{bmatrix} \begin{bmatrix} V_1 \\ V_2 \end{bmatrix}.$$
(2.1)

電流変化と電圧変化は受信側電極において 2 方向に進む波形:前進波(a_i)と後退波(b_i)にわかれる(図 2.3)。前進波と後退波は特性インピーダンス $Z_i = \sqrt{(L_{ii} + L_{21})/(C_{ii} + C_{21})}$ を用いて次のように定義される。

$$a_i(z) = \frac{V_i + Z_i I_i}{\sqrt{2Z_i}}, b_i(z) = \frac{V_i - Z_i I_i}{\sqrt{2Z_i}}.$$
 (2.2)

式(2.1,2.2)を用いることで、前進波及び後退波の伝達特性を示す式が得られる。

$$\frac{\partial}{\partial z} \begin{bmatrix} a_1 \\ a_2 \end{bmatrix} = -j \begin{bmatrix} \beta_1 & C \\ C & \beta_2 \end{bmatrix} \begin{bmatrix} a_1 \\ a_2 \end{bmatrix} + j \begin{bmatrix} 0 & L \\ L & 0 \end{bmatrix} \begin{bmatrix} b_1 \\ b_2 \end{bmatrix}$$
$$\frac{\partial}{\partial z} \begin{bmatrix} b_1 \\ b_2 \end{bmatrix} = -j \begin{bmatrix} 0 & L \\ L & 0 \end{bmatrix} \begin{bmatrix} a_1 \\ a_2 \end{bmatrix} + j \begin{bmatrix} \beta_1 & C \\ C & \beta_2 \end{bmatrix} \begin{bmatrix} b_1 \\ b_2 \end{bmatrix}.$$
(2.3)

ここで、

$$C = \frac{1}{2}\sqrt{\beta_{1}\beta_{2}}(K_{L} - K_{C}), L = \frac{1}{2}\sqrt{\beta_{1}\beta_{2}}(K_{L} + K_{C})$$

である。磁界結合の結合係数を表わす K_cと容量結合の結合係数を表わす K_L、及び前進波 及び後退波の位相定数β_iはそれぞれ以下の式で定義される。

$$K_{L} = \frac{L_{21}}{\sqrt{(L_{11} + L_{21})(L_{22} + L_{21})}}, K_{C} = \frac{C_{21}}{\sqrt{(C_{11} + C_{21})(C_{22} + C_{21})}}$$
$$\beta_{i} = \omega \sqrt{(L_{ii} + L_{21})(C_{ii} + C_{21})}$$
$$- 29 -$$

送受信電極間に挟まれる誘電体の比誘電率と基板材質の比誘電率が等しいとき、電界結合と磁界結合の強さは等しくなり($K=K_L=K_C$)[4,5]、従って位相定数 $\beta_1 \ge \beta_2$ の値も同じになる。この時、TLCの伝達関数は次の式で表される(ポートの定義は図 2.4 に示した):

$$S_{21} = \frac{b_2(0)}{a_1(0)} = \frac{jK\sin(\omega L/v_p)}{\sqrt{1-K^2}\cos(\omega L/v_p) + j\sin(\omega L/v_p)'}$$
(2.4)

$$S_{31} = \frac{a_1(L)}{a_1(0)} = \frac{\sqrt{1-K^2}}{\sqrt{1-K^2}\cos(\omega L/v_p) + j\sin(\omega L/v_p)}.$$
(2.5)

式(2.4)が表すように、TLC の送受信間の結合度 S_{21} は $f_c=v_p/4L$ で最大値をとり、その時の値は結合定数 K である。TLC の伝達関数は結合度 K と線路長 L により決まることが分かる。図 2.4 に L=3mm、d=0.08mm、W=0.3mm、h=0.4mm とした時のシミュレーション結果を示す。式(2.4)および図 2.4 が示すように、TLC はバンドパス特性を持つ。シミュレーションには 3 次元電磁界解析ツールである ANSYS 社製の HFSS を使用した[6]。以降、TLC のシミュレーションには全て HFSS を使用している。





- 30 -

図 2.4 のシミュレーション結果が示しているように、TLC では特性インピーダンスを整合するように W、h、d、S を設計することで、信号反射を抑えながら非接触に信号伝送、信号分岐することができる。なお、式(2.4)、(2.5)はいずれも一様な誘電体中で整合終端されたときのみ成立する。一様でない誘電体中では電界結合と磁界結合の強さは等しくならず、結合定数 K は電界結合と磁界結合が加算された式になる[5]。

2.2.2 伝送線路結合器の設計法

式(2.4)を基に、TLC の設計パラメータと結合度を結ぶ関係式を導くことができる。結合 定数 K は単位長当たりの偶モードキャパシタンス C_{even} と奇モードキャパシタンス C_{odd} を 用いて次のようにあらわされる[7]。

$$K = (C_{odd} - C_{even}) / (C_{odd} + C_{even}).$$
(2.6)

図 2.5 に示したように、偶モードでは送信電極と受信電極の電位が等しくなるため、電 界は中央線を中心に対称に発生し、2 つの結合器間にはキャパシタンスは発生しない。従 って相互キャパシタンス $C_{21}=0$ であり、偶モードキャパシタンスは自己キャパシタンス C_{11} 及び C_{22} に等しくなる($C_{even}=C_{11}=C_{22}$)。一方、奇モードでは送信電極と受信電極に大きさが 等しく符号が反対の電位が発生する。この時中央線の電位は 0 になる。電位が 2 倍になる ことから、奇モードで発生する相互容量は、図 2.5 (b)で示した構造によって決まる相互キ ャパシタンスの 2 倍になる($C_{odd}=C_{11}+2C_{21}=C_{22}+2C_{21}$)。相互キャパシタンス C_{21} は線幅 $W \ge$ 通信距離 d の比で決まり、自己キャパシタンス C_{11} 及び C_{22} は線幅 E GND までの距離 h で 決まる。式(2.6)の容量成分を並行平板モデルとして表すことで、結合定数 K は設計パラメ ータ d、h、Wを用いて次のように書き直せる。

$$K = \frac{\varepsilon_0 \varepsilon_r \frac{W}{d} + C_{m,fr}}{\varepsilon_0 \varepsilon_r \frac{W}{d} + C_{m,fr} + 2C_{s,fr} + \varepsilon_0 \varepsilon_r \frac{W}{h}}.$$
(2.7)

ここで $C_{m,fr}$ 、 $C_{s,fr}$ はそれぞれ相互及び自己容量のフリンジ容量成分であり、 ε_0 は真空中における誘電率である。

式(2.7)から、結合度の調整は線幅 W と通信距離 d の比、もしくは線幅 W と GND までの 距離 h の比で調節すればよいことがわかる。図 2.6 に線幅 W と通信距離 d の比を変化させ た場合と、線幅 W と GND までの距離 h の比を変化させた場合の 3 次元電磁界シミュレー タの結果を示す。結合度は式(2.7)が示す通り、W/d 及び W/h によって決まることを示して いる。GND までの距離 h は基板の厚さに依存するため、実際に TLC を設計する際には通 信距離 d を変化させて結合度を調節する。TLC は基板の最上層または最下層の配線層を用 いて形成される。GND は基板内の層を使用して形成されるが、基板の厚さは使用する基板 プロセスで一意に定められ、自由に設計できない。一方通信距離 d はスペーサーの厚さに より細かく調節できる。結合度を通信距離 d により大まかに調節し、結合度と TLC の特性 インピーダンスを線幅により細かく調節する。見通し良く設計するため、式(2.7)では伝送 路間の容量成分を並行平板モデルとして表したが、正確に計算で結合度を求めるためには フリンジ容量成分を加味したより正確で複雑な式を導入する必要がある。これらはマイク ロ波の分野で研究されている容量を表す式を用いて計算できる[8]。



図 2.5 (a) 偶モード奇モードにおける電界分布とキャパシタンス、(b)自己及び相互容量



図 2.6 異なる W/d 及び W/h における結合度 S₂₁のシミュレーション結果

- 32 -



図 2.7 異なる S/W 及び Z/W における結合度 S₂₁のシミュレーション結果



図 2.8 結合器の通信帯域及び中心周波数 fc と線路長 Lの関係を示すシミュレーション結果

差動線路間の結合を弱め送受信電極間の結合度を高めるため、差動線路間の間隔 S は十 分広げる必要がある。線路間隔 S と線幅 W の比 S/W を変えてシミュレーションした結果を 図 2.7(a)に示す。この結果からわかるように、S/W を 3 以上にすることで結合度低下を避け ることができる。同様に、平行して配置された結合器同士間の干渉も、十分に結合器同士 を離して配置することで避けられる。図 2.7(b)のシミュレーション結果が示すように、結 合器ピッチ Z が 2.3W 以上であれば干渉を 20dB 以下に抑えることができる。

式(2.4)が示すように、TLCの帯域幅とその中心周波数は線路長 L に強く依存する。TLC の通信帯域の中心周波数は $f_c=v_p$ /4L と表され、Lが短いほど高域に寄り、3 dB 帯域幅も同 時に広がる (図 2.8)。従って、線路長 L を短くするほど立ち上がり時間が短い高速な信号 を通す性質を持つ。逆に L を長くすると伝送帯域は低周波側に下がり、立ち上がりのなま った波形も伝送できるようになる。線路長 L と伝送波形の立ち上がり時間・立下り時間と の関係を調べるため、幾つかの解析式を導入する。今 10%-90%の立ち上がり時間が T_r 、振 幅が V_{TX_P} のステップ波形 V_{TX} (t)が TLC に印加されたとする。送信波形は以下の式で表さ れる。

$$V_{TX}(t) = \frac{V_{TX_P}}{1 + \exp(-4.4t/T_r)}.$$
(2.8)

ここでステップ波形を表わす関数としてシグモイド関数を用いた。シグモイド関数の標準 形式(1/(1+exp(-t))における 10%-90%の立ち上がり時間はおよそ 4.4 であることから、式(2.8) では時定数として 4.4 を用いた。式(2.1)から、受信波形を表わす以下の式が得られる。

$$V_{RX}(t) = \frac{K}{v_p} \int_{z=0}^{L} \frac{dV_{TX}(t-2z/v_p)}{dt} dz.$$
 (2.9)

式(2.9)に式(2.8)を代入することで、受信波形 V_{RX}(t)は次のようになる。

$$V_{RX}(t) = \frac{\kappa}{2} \left\{ V_{TX}(t) - V_{TX}\left(t - \frac{2L}{v_p}\right) \right\}$$
(2.10)

式(2.10)から受信パルスの最大振幅 V_{RX_P} 、パルス幅 τ 、そして結合線路長Lについて重要な特性がわかる。結合線路長Lが立ち上がり時間 T_r の空間的な広がりの半分以下($T_rv_p/2 > L$)のときは、結合器線路長Lに比例して増大する。しかし、結合線路長Lが立ち上がり時間 T_r の空間的な広がりの半分以上 ($T_rv_p/2 < L$)のとき、 V_{RX_P} は上限値に達し一定になる。Lをこれ以上延ばしても、あるいは T_r を短くしてもほとんど受信振幅は増大しない(図 2.9)。これらの関係は次の式でまとめられる。

$$V_{RX_P} = \frac{\kappa}{2} V_{TX_P} \qquad (T_r v_p / 2 < L)$$

$$V_{RX_P} = \frac{KL}{v_p T_r} V_{TX_P} \qquad (T_r v_p / 2 > L).$$
(2.11)

また、受信パルス幅rは次の式で与えられる。

$$\tau = T_r + \frac{2L}{v_p}.\tag{2.12}$$

従って L が長いほど受信振幅が増大するがある値以上になると振幅は飽和し、式(2.12)より パルス幅が広がり ISI を発生させてしまうことがわかる。ISI を無くすためには $\tau < 1$ UI を 満たす必要がある。そこで L は式(2.11)で最大振幅の得られる境界である次の式を満たすよ うに設計する。

$$L \le T_r v_p / 2. \tag{2.13}$$

式(2.13)の等号成立時、式(2.12)から受信パルス幅 τ は 2 T_r となる。これは立ち上がり時間・ 立下り時間の合計に等しい。TLC 用送信機は 2 T_r < 1UI を満たすように設計すれば、TLC 通過後の受信波形には ISI が発生しないことが分かる。

図 2.9 に示したステップ応答のシミュレーションでは、Keysight 社製の Advanced Design Systems (ADS) [9]を使用した。ステップ信号の生成には 50Ω終端した理想信号源を用いた。



図 2.9 ステップ応答のシミュレーション結果

最後に TLC の特性インピーダンスについて解析する。特性インピーダンスは偶モードインピーダンス Z_{oe} 、奇モードインピーダンス Z_{oo} の重ねあわせであり、 $Z_o = \sqrt{Z_{oe}Z_{oo}}$ である。 一様な誘電体中での各モードのインピーダンスは以下の式で表される[7]。

$$Z_{oe} = \frac{1}{v_p c_{11}}$$
(2.14)

$$Z_{oo} = \frac{1}{\nu_p(\mathcal{C}_{11} + 2\mathcal{C}_{21})} \tag{2.15}$$

以上から TLC の特性インピーダンス Zoは下記の式になる。

$$Z_o = \frac{1}{v_p \sqrt{C_{11}(C_{11} + 2C_{21})}} \tag{2.16}$$

式(2.16)が示すように特性インピーダンス Z_oは単位長当たりの総容量に依存する。一方、 結合定数 K は式(2.7)が示すように容量の比に依存して決まる。従って整合終端されており 結合定数 K が一定であれば、特性インピーダンス Z_oの値に依らず伝達関数は同一になる。 一方、TLC を除く他のケーブルや伝送路は一般的に特性インピーダンスが 50Ωになるよう 設計される[3]。TLC の特性インピーダンスが 50Ωから大きく異なる場合信号反射が発生 し、信号品質が悪化する。そのため本研究では全て特性インピーダンスが 50Ωになるよう に設計した。

2.3 基本送受信回路

本章では3章以降の準備として、伝送線路結合器を用いた非接触インタフェースの基本 送受信回路について述べる。TLCを用いた非接触インタフェースではベースバンドの信号 を変調なしに送受信するため、従来の有線通信分野で用いられている送受信機と同様の構 成を用いることができる。課題はフロントエンド部分にある。送信機はデジタル波形を出 力する。TLC は低域遮断特性を有するため、送信された信号は TLC を通過することで 1 階微分される。従って受信波形は送信波形が微分されたパルス波形となる。そこで受信機 では CTLE により波形整形及び増幅がなされ、ヒステリシスコンパレータにより元のデジ タル波形に復元される。本項目ではフロントエンド部分の要素回路技術、特に駆動段、ヒ ステリシスコンパレータについて述べる。

2.3.1 送信機

TLC 向けの駆動段にとって、重要な指標は立ち上がり時間・立ち下り時間と消費電力で ある。2.2 章で述べたように、TLC は立ち上がり時間・立ち下り時間が早いほど、受信振 幅は急峻になり ISI が減少し、ピーク振幅は増大する。一方、送受信機全体の中で駆動段 はおよそ 60%以上の電力を占めるため、低電力化が求められる。

TLC 向けの駆動段には表 2.1 に示した 3 種類の方式がある: Current mode logic (CML)型 駆動段、Source series terminated (SST)型駆動段、そしてパルス型駆動段である。CML 型駆 動段と SST 型駆動段は受けた信号をそのまま TLC に伝送するだけだが、パルス型駆動段 は受けたデータが変化したときのみ正負のパルスを生成して送信する。このことにより、 消費電流がパルス幅(m)分しか流れないため、消費電力を大きく低減できる。加えて通信速 度に対して消費電力が比例する。携帯用途で用いられる MIPI 規格のように、通信速度に 応じて消費電力を低減し電力効率を一定に保つことが求められる用途には好適である。一 方受信波形は2階微分されたダブルパルス形状になるため、受信パルス幅は送信パルス幅 よりも2倍程度に広がってしまう[10]。従って、パルス幅はデータレートよりも半分以下 にする必要がある。2倍の帯域が必要になるため、メモリや CPU 同士の接続といった高速 用途には向かない。

対して CML 型と SST 型の駆動段は受けた信号をそのまま出力する。両者の違いは動作 速度と消費電力である。CML 型駆動段はこれまで TLC 用送信機として用いられてきた[1]。 速い立ち上がり時間・立下り時間の信号を出力でき、高速用途に適しているためである。 また、定電流源により差動ペアが縛られているため大きな電源ノイズを出さない。一方、 課題は消費電力である。TLC を介して終端抵抗が並列に接続された構成であり、終端抵抗 の半分(通常 25Ω)しか負荷として見えないため、大きな電流を消費する。対して SST 型駆 動段は終端抵抗が TLC を介して直列に接続される。従って同じ信号振幅を得るために必要 な電力は、CML 型駆動段の 1/4 になる。駆動段の前に信号を増幅するプリドライバも Complementary metal oxide semiconductor (CMOS)回路で構成されるため、CML 型の駆動段 及びプリドライバと比較して、SST型の駆動段とプリドライバは 1/4 以上に低電力化を達 成できる。課題は動作速度と電源ノイズである。これまで PMOS により動作速度が制限さ れていた。しかしデバイス微細化に伴い動作速度の向上が報告されている。90nm CMOS 世代では 6.4Gb/s/link [11]、65nm CMOS 世代では 12.5Gb/s/link が報告され[12]、さらに 28nm CMOS 世代では 24Gb/s/link の動作速度が報告されている[13]。先端プロセスを使用できる 場合、SST 型駆動段を用いることで同じ信号振幅を保ちながら消費電力を大きく削減でき る。



表 2.1 TLC 用駆動段の種類と比較

2.3.2 受信機

受信機は受信した微分波形を元のデジタル波形に復元するため、ヒステリシスコンパレータ回路が使用される(図 2.10)。2 つの閾値(±V_{TH})を持ち、閾値を超えた信号が入ってきたときのみ出力を反転させる。ヒステリシスコンパレータでは、NMOS クロスカップル対がポジティブフィードバックを構成し、ヒステリシス特性とデータ保持機能を実現している。ヒステリシス特性を持つためには、フィードバック部分のループゲインが1以上であればよい。

閾値±V_{TH}は入力波形に対して適切な範囲に設定しなければならない(図 2.10)。閾値が小 さすぎると、微小な信号反射波やノイズの影響によりビット誤り率(Bit error rate: BER)が悪 化してしまい、閾値が大きすぎると閾値を超えず波形が復元されなくなってしまうためで ある。閾値は2つのコモンソース電流の比 *I*₂/*I*₁によって調節される。図 2.20 に示したよう に、*V*_{TH}はおよそ入力振幅の 40%から 90%の範囲に設定する。ヒステリシスコンパレータ の前段には受信した微弱な信号を増幅するバッファ段が使用される。バッファによって信 号振幅を増大することにより、より広い *V*_{TH}のマージンを得ることができる。



図 2.10 ヒステリシスコンパレータを用いた受信機と閾値制御のシミュレーション結果

2.4 おわりに

本章では、伝送線路結合器の理論解析と設計手法を述べた。TLC の設計パラメータと TLC の伝達特性の関係を明示し、伝送するデータレート及び信号波形の立ち上がり時間か ら最適な結合器の設計手法を明らかにした。線幅 W と通信距離の比 d により結合度を制御 でき、結合器線路長 L がT_rv_p/2に等しい時、受信パルスの振幅は最大になりかつパルス幅 が短くなることを示した。また差動線路間 S は線幅 W の 3 倍以上であれば結合度の低下が ないこと、TLC のピッチ Z は線幅の 2.3 倍以上離せば干渉がないことも示した。また基本 送受信機の解析と設計手法を述べた。続く章では本章で述べた結合器設計手法を基に各ア プリケーションへの伝送線路結合器の応用方法を述べる。

第2章 参考文献

- [1] 竹谷勉『伝送線路結合器を用いた非接触1対1通信インタフェース』(横浜:慶應義塾 大学博士学位論文, 2013).
- [2] J. Benham, et al., "An Alignment Insensitive Separable Electromagnetic Coupler for High-Speed Digital Multidrop Bus Applications," *IEEE Transactions on Microwave Theory* and Techniques, vol. 51, no. 12, pp. 2597-2603, Dec. 2003.
- [3] E. Bogatin, Signal and Power Integrity-Simplified, 2nd Edition. New York City, NY: Pearson Education Inc., Nov. 2013.
- [4] N. Kinayman and M. I. Aksun, Modern Microwave Circuits. London, UK: Artech House, 2005.
- [5] M. K. Krage and G. I. Haddad, "Characteristics of Coupled Microstrip Transmission Lines-I: Coupler-Mode Formulation of Inhomogeneous Lines," *IEEE Transactions on Microwave Theory and Techniques*, vol. 18, no. 4, pp. 217-222, April 1970.
- [6] ANSYS[®], "ANSYS HFSS," [Online]. Available: http://www.ansys.com/Products/Electronics/ANSYS-HFSS
- [7] D. M. Pozar, Microwave Engineering, 4th ed. Hobboken, NJ, USA: Wiley, 2011.
- [8] P. Bhartia, et al., "Computation of the Parallel-Plate Capacitor with Symmetrically Placed Unequal Plates," *IEEE Transactions on Microwave Theory and Techniques*, vol. MTT-33, no. 9, pp. 800-807, Sep. 1985.
- [9] Keysight, "Advanced Design System (ADS) ソフトウェア," [Online]. Availble: http://www.keysight.com/ja/pc-1297113/advanced-design-system-ads?cc=JP&lc=jpn
- [10] N. Miura, et al., "A 1 Tb/s 3 W Inductive-coupling Transceiver for 3D-stacked Inter-chip Clock and Data Link," *IEEE Journal of Solid-State Circuits*, vol. 42, no. 1, pp. 111-122, Jan. 2007.
- [11] J. Poulton, et al., "A 14-mW 6.25-Gb/s Transceiver in 90-nm CMOS," IEEE Journal of Solid-State Circuits, vol. 42, no. 12, pp. 2745-2757, Dec. 2007.
- [12] K. Fukuda, et al., "A 12.3-mW 12.5-Gb/s Complete Transceiver in 65-nm CMOS Process," IEEE Journal of Solid-State Circuits, vol. 45, no. 12, pp. 2838-2849, Dec. 2010.
- [13] K. Suzuki, et al., "A 24-Gb/s Source-Series Terminated Driver with Inductor Pealing in 28-nm CMOS," IEEE Asian Solid-State Circuits Conference, Dig. Tech. Papers, pp. 137-140, Nov. 2012.

第3章

マルチドロップバス接続技術

3.1 はじめに

複数のメモリやモジュールを接続するバスの方式にはマルチドロップバス方式と1対1 接続方式の2種類がある。図3.1に Dynamic random access memory (DRAM)と CPU の接続 にそれぞれを適用した際の適用した例を示す。信号の伝送速度が遅い時代にはマルチドロ ップバス方式が広く採用されていた。マルチドロップバス方式は1対1接続に比べて、1 本の信号線で複数のモジュールを接続できるため信号線本数が少なくでき基板サイズを小 さくできる。同様に信号配線を減らし軽量化する目的で、車載ネットワークではマルチド ロップバス方式が使用されている。情報処理装置においても、マルチドロップバスを適用 することにより、信号線本数を減らすことができコネクタサイズを小さくすることができ るため、機器小型化が可能となる。またモジュールの置き換えや増設が容易である。

マルチドロップバスの課題は、1.2.3 章で述べたように信号多重反射により通信速度が制限されてしまうことである。信号分岐点において特性インピーダンスが乱れ、高速な信号ほど反射してしまい通信エラーが発生する。従って要求される通信速度が高速化するにつれて、1対1接続方式が採用されるようになった。一方1対1接続方式のために信号線の本数は飛躍的に増えており、情報機器では基板面積が増大しており機器全体のサイズも大きくなっている。加えてモジュールの増設が難しく拡張性がない。拡張性を持たせるため、図3.1 (b)に示したようにスイッチング機構が採用される場合があるが、部品点数が増えコストが増大し、また基板面積増大の要因となっている。



(a) マルチドロップバス方式

(b) 1対1接続方式

図 3.1 DRAM における各バス接続方式: (a) マルチドロップバス、(b)1 対1 接続

マルチドロップバス方式において、伝送線路結合器を各信号分岐点に適用することで信 号反射を抑えることができる。2.2.1 章で述べたように、TLC はインピーダンス整合を保っ たまま信号分岐できる。信号反射を抑えることができ、マルチドロップバスでの通信を高 速化できる。一方、1 章で述べたようにこれまで研究されてきた TLC の設計技術では1 対 1 接続にしか適用できず、マルチドロップバス構造に適した結合器構造はこれまで研究さ れてこなかった。

本章では情報機器の高性能化及び省面積化をめざし、TLCを用いた2種類のマルチドロ ップバス技術を述べる。1つは Dual inline memory module (DIMM)への適用を想定したメモ リ用のマルチドロップバスである(図 3.2)。マルチドロップバス接続に適した TLC として、 エネルギー当分配型伝送線路結合器を 3.2 章で提案する。従来結合器では遠端に行くほど 信号レベルが下がり信号雑音比が悪化していたが、エネルギー当分配型伝送線路結合器を 用いることで、遠端においても近端と同程度の信号振幅を確保できる。DRAM ではピン数 を削減し基板面積を小さくするため、シングルエンド伝送が用いられる。シングルエンド 伝送に適した小型な結合器、シングル - 差動変換型結合器を開発した。本結合器の理論解 析、設計手法、及び測定結果も併せて述べる。



図 3.2 TLC を用いたメモリ用途マルチドロップバス

もう1つはサーバーなどの情報処理装置で用いられるバックプレーン構造のマルチドロ ップバスである。特に人工衛星で用いられる情報処理装置では、冗長構成のため同一機能 を有する複数のモジュールがバックプレーンバスで接続される(図 3.3 (a))。現在人工衛星 に搭載される情報処理装置では、高速な通信を行うため1対1接続構成が採用されている。 冗長構成と1対1接続構成のため信号線の本数が512本と多く、基板サイズは横幅610mm と大きくなっている。一方開発した TLC を用いたバックプレーン構造のマルチドロップバ スを適用することで、信号本数を1/16である32本に削減できる(図 3.3 (b))。信号コネクタ 自体を横幅512mm から47.6mm に小さくできるため、基板サイズを240mm に小さくでき 機器全体の大きさを60%小さくできる。

TLC をバックプレーンバスに適用するにあたって課題は2つあり、1つはバスの両方向 に信号分岐する必要があること、もう1つは信号が2回結合器を通過することで歪んでし まうことである。TLC は方向性結合器として動作する性質があるため、従来のTLC では 信号はバスの1方向にしか伝送されない。またバックプレーン構造では、各モジュールか ら送信された信号はTLC を介してバックプレーン基板に印加され、再度TLC を介して各 モジュールに信号が伝送される。信号は2回TLCを通過するため、信号は2階微分され歪 んでしまう。これらの問題を解決するため、2つの技術を開発した。1つは双方向通信型 TLC(Bidirectional TLC: BD-TLC)であり、もう1つは低域強調等価器である。3.3 章では BD-TLC 及び低域強調等価器の理論解析と設計手法を述べる。試作した送受信機とFR4 基 板上および Flexible printed circuits (FPC) 基板上に形成したTLC を用いて評価した結果を 述べ、最後に本章で得られた知見をまとめる。



図 3.3 人工衛星用情報処理装置におけるバックプレーンバスの比較

- 44 -

3.2 TLC を用いたマルチドロップメモリバス

3.2.1 エネルギー当分配型結合器

2章ではTLCの設計手法について述べた。本章ではメモリ用マルチドロップバスに適用 可能な結合器、エネルギー当分配型結合器を述べる。いずれも基本的な原理は基本形状の TLCと同一であり、通信帯域、結合度といった基本特性は2章と同様の手法で設計される。

2章で述べたように、TLC を信号分岐点に用いることでインピーダンス整合を保ったま ま信号分岐することができるようになる。従来の有線接続型マルチドロップバスで問題と なっていた信号反射を-20dB 以下と十分低く抑えることができる(2章、図 2.4 参照)。広帯 域な通信帯域を得られ、容易に高速な通信を実現できる。TLC をマルチドロップバスに適 用するときの課題は、信号エネルギーの分配である。例として、各信号分岐点に同一の TLC を用いた場合を考える(図 3.4、ここで各 TLC の結合度は-3dB であり 2章の図 2.4 に示した ものと同一である)。シミュレーション結果が示すように、同一の TLC を用いているにも かかわらず、遠端に行くほど結合度と通信帯域は下がり、受信波形は乱れ ISI が増大して いる。これは 2章で述べた図 2.4 及び式(2.5)の信号通過特性 S_{31} が示すように、TLC を通過 するたびに高周波信号成分が受信機の終端抵抗に吸収され、遠端に行くほど弱くなってし まうためである。 S_{31} は S_{21} とは式(2.4)、(2.5)が示すように、対となる特性を持っており、 この関係は以下の式で表される。

$$|S_{21}|^2 + |S_{31}|^2 = 1. (3.1)$$

従って S_{21} の結合度が高いほど S_{31} の減衰量は多くなり、 S_{21} の中心周波数付近で S_{31} の減衰量は最大となる。そのため S_{31} はローパス特性を持ち、通過するたびに送信波形の立ち上がり時間は増大する。従って、後段の TLC ほど受信波形は小さく、受信パルス幅は広がる。

上記の問題を回避するため、各 TLC の結合度を調節し各受信端に等しく信号エネルギー を分配可能な、エネルギー当分配型結合器(Energy-equipartitioned TLC: EE-TLC)を開発した (図 3.5)。近端の TLC ほど結合度を弱くし、遠端の TLC ほど結合度を大きくする。EE-TLC 方式を用いることにより、各 TLC には信号エネルギーが当分配され、ISI は減少し受信振 幅も一定になる。

EE-TLC 方式の解析および設計手法を述べる。EE-TLC 方式では TLC が縦続接続されて いることから、送信機から i 番目への受信機への伝達関数 H_{i EETLC}(ω)は次の式で表される。

$$H_{i_EETLC}(\omega) = H_{31_{p_1}}(\omega) \times H_{31_{p_2}}(\omega) \cdots \times H_{21_{p_i}}(\omega).$$
(3.2)

ここで $H_{31_{pi}}(\omega)$ は *i* 番目の TLC の持つ S_{31} であり $H_{21_{pi}}(\omega)$ は S_{21} である。式(2.4,2.5,3.1,3.2) から、*i* 番目の TLC のピークゲインが次の式を満たすとき、最もエネルギーが効率よく各ポートへ当分配される。

$$|S_{21}|_{Peak_Gain} = K_i = \sqrt{\frac{1}{N+2-i}}.$$
 (3.3)

- 45 -



図 3.4 同一 TLC を用いたマルチドロップバスとチャネル特性のシミュレーション結果



図 3.5 EE-TLC 方式を用いたマルチドロップバスとチャネル特性のシミュレーション結果

送信機から各 Port への S パラメータと伝送波形品質をシミュレーションした結果を図 3.5 に示す。各 Port へは信号が当エネルギーで分配され、かつ ISI が大きく低減され良好な アイ開口が得られていることがわかる。このように EE-TLC を用いることで、高速かつ性 能差なくマルチドロップバスを構成できる。

EE-TLC を実現する上で重要な問題は、各 Port における結合度の調節である。2 章で述べた式(2.7)が示すように、結合度は線幅 W と通信距離 d の比、及び線幅 W と GND との距離 h の比に依存する。W/d もしくは W/h を調節することで結合度を調節できる(図 2.6 参照)。しかし、基板厚 h は一般に基板製造プロセスによって一意に固定されるため、h は制御できない。従ってスペーサーの厚みを変え通信距離 d をモジュールごとに変えることで、結合度を調節する(図 3.2)。

3.2.2 シングルエンド - 差動変換型結合器

3.2.1 章ではメモリモジュール基板を多数接続する方式を述べた。各メモリモジュール基 板では、インタフェースチップと多数の DRAM が実装される(図 3.6)。数多くのモジュー ルが接続される必要があるため、高速信号伝送では一般的な差動伝送ではなく、メモリイ ンタフェースにはシングルエンド伝送方式が用いられる。信号線とピン数が半分になるた め、面積効率が2倍向上する。一方、信号線に重畳したノイズを受信機内部で除去できな くなるためノイズに弱くなるという課題を持つ[1]。TLCを用いた非接触伝送では、信号は TLCを通過する際に減衰され、受信端での信号振幅は送信端に比べ1/2以下に小さくなる。 よりノイズに対して敏感になり、シングルエンドのまま伝送された場合ノイズによる BER 劣化の恐れがある。

そこで、シングルエンド信号を差動信号に変換しながらマルチドロップできる小さな結 合器、シングルエンド - 差動変換型結合器 (Single-ended to differential conversion TLC: SDC-TLC) を開発した (図 3.7)。結合器においてシングルエンドの信号を差動信号に変換 する。微弱な信号が差動信号に変換されるため、上記のシングルエンド信号伝送における ノイズの課題を解決できる。SDC-TLC は TLC 同様低域遮断特性を有する。ノイズのほと んどは 100MHz 以下の低周波であるため、シングルエンド信号に重畳したノイズは SDC-TLC により遮断され、受信側に現れない。SDC-TLC がシングルエンド信号を差動信号に 変換する動作原理を説明する。Port1から電極1に入力したシングルエンドの信号は電極3 に同符号で反対方向に進む信号を発生する。この信号は短絡終端された端で全反射して位 相が 180°反転し、入力信号の反転信号として Port3 に向かって進行する。入力信号が電極 1の中央を超えると信号は電極2に同符号で反対方向に進む信号を発生し、入力信号の同 相信号として Port3 に向かって進行する。 従って Port1 に入力したシングルエンドの信号は Port2 と Port3 に差動信号として現れる。逆方向も同様に Port2 と Port3 から入力した差動信 号が Port1 にシングルエンド信号として伝達される。結合器が 2 個直列されているので長 さ方向には2倍のレイアウト面積が必要になるが、横の方向には従来の1/4程度のレイア ウト面積で済むため、SDC-TLC は面積を 53% 削減できる。SDC-TLC も EE-TLC 同様、2

章で述べた従来のTLCと同様の設計手法を用いて周波数帯域、結合度、特性インピーダンスを設計できる。



図 3.6 メモリモジュールの例



図 3.7 シングルエンド - 差動変換型結合器 (SDC-TLC)とそのシミュレーション結果

3.2.3 実験結果

まず3.2.1章で述べたEE-TLC方式を用いたマルチドロップメモリバスの実験結果につい て述べる。送受信機は 90nm CMOS テクノロジーを用いて設計・試作し、EE-TLC を使っ たマルチドロップバスは 4 層 0.8mm 厚 FR4 基板を用いて設計・試作した。図 3.8 に試作品 の写真を示す。各 TLC は線路長 *L* を 3mm に固定し、通信距離 *d* は送受信電極間の FR4 材 のスペーサー厚を変化させることで調節した。TLC の線幅 *W* は、モジュール基板側を 300µm に固定し、マザーボード側を表 3.1 に示すようにポートごとに調節した。これは特 性インピーダンスを調節するためである。位置合わせは M4 サイズのねじにより調節した。 写真の右側に送受信 IC を SMA と基板用プローブを介して接続した。送受信機では、送信 機に CML 型駆動段を用いた。これは 2 章で述べたように、90nm で SST 型駆動段を使用す ると、PMOS によって動作速度が最大でも 6.4Gb/s 以下に制限されてしまうためである。 受信機はバッファとヒステリシスコンパレータにより構成した。面積は TX、RX それぞれ 100×200µm、30×25µm であった。



図 3.8 EE-TLC 方式を用いたマルチドロップバスの試作品写真

	Port1	Port2	Port3	Port4	Port5	Port6	Port7	Port8			
<i>d</i> [μm]	395	360	325	290	255	220	150	80			
W _{Mother} [µm]	340	330	320	310	300	290	250	210			
W _{Module} [µm]	300										
<i>L</i> [mm]	3										
S [μm]	1050										
<i>h</i> [mm]	0.6										

表 3.1 EE-TLC の設計データ

まずSパラメータの測定を行った。Sパラメータは図 3.9 に示すように SMA ケーブルを 介して Keysight 社製の E8363B Network Analyzer に接続して測定した。ケーブル、コネク タ、基板プローブは測定前に校正を行い影響除去した。以降のSパラメータの測定におい ても同様の構成で測定を行った。

図 3.10 に測定した S パラメータを示す。信号印加点からマルチドロップバスを見込んだ時の反射特性は広い周波数帯域で-20dB 以下であり、信号反射が十分抑制されていることがわかる。送信機から Port1、5、8 への結合を示す各 S パラメータを見ると、それぞれ殆ど重なっており、各ポートへの伝送特性がおよそ同一であるといえる。EE-TLC が理想的に実現されていることがわかる。

次に通信実験の結果を示す。図 3.11 に BER 測定系を示す。Keysight 社製の BER 測定器 N4906B でシリアルのテスト信号を発生させ測定対象物に印加する。測定対象物から帰っ てきた信号を BER 測定器に戻して BER の計測を行った。また内部クロックをずらしなが ら BER の測定を行い、タイミングマージンの測定を行った。以降の章においても特に断り のない限り同様のセットアップで実験を行った。図 3.11 では送受信 IC と TLC 基板が分離 している一般的な測定系の図を記載したが、本章で測定している EE-TLC では送受信 IC は 直接 EE-TLC 基板に実装されている。テスト信号には 2⁷-1 Pseudo random bit sequence (PRBS)信号を用いた。1.2V 電源電圧下で、消費電力はそれぞれ TX が 48.0mW、RX が 27.6mW であった。図 3.12 に 8.5Gb/s/link 動作時の復元波形のアイパターンと BER バスタブ曲線を 示す。全モジュールで BER < 10⁻¹⁴を確認でき、8 モジュール目におけるタイミングマージ ンは BER=10⁻¹²の点で 0.49UI であった。ジッタが少なく通常のクロック復元回路で問題な くデータ復元可能である。



図 3.9 TLC の S パラメータ測定系



図 3.10 EE-TLC の S パラメータ測定結果



図 3.12 BER 及びタイミングマージンの測定結果

- 52 -



図 3.13 12.5Gb/s/link 動作時の受信端波形測定結果

従来のマルチドロップバスにおいて性能律速の原因となっていた信号反射は、EE-TLC を用いることで完全に取り除くことができた。図 3.13 に 12.5Gb/s/link 動作時の各受信端に おける受信波形アイパターンを示す。12.5Gb/s/link まで高速化しても、信号反射が全く起 きていないことがわかる。一方各 TLC を結ぶ伝送路の損失があり、波形は遠端に行くほど ISI が増大してしまった。今回受信機には波形等価機能が搭載されておらず ISI の影響によ り波形復元はできなかったが、単純な CTLE を追加することで波形整形することができエ ラー無く通信ができることが期待される。

そこで、得られたSパラメータを基に、65nm CMOS での性能予測を行った。65nm 世代 のプロセスでは90nm 世代のプロセスと比較して、fan-out 2の CMOS インバータのゲート 遅延が 1.4 倍速く、SST 型駆動段を用いても 12.5Gb/s/link 動作を実現できる。従って 2章 で述べたように、CML 型駆動段の代わりに SST 型駆動段を利用することで低消費電力化 できる。図 3.14 に検証に使用した回路図とシミュレーション波形を示す。CTLE には Variable gain amplifier (VGA)回路を使用した[2]。図 3.14 に示したように、6.8GHz 近辺にあ る周波数特性におけるゲイン落ち込みが ISI を生じている原因であるため、VGA は 6.8GHz にピークゲインを持つように設計した。ゲートレベルのポストレイアウトシミュレーショ ンによると、電源電圧が 1.0V の時、12.5Gb/s/link 動作時の各ブロックの消費電力は駆動段 が 5.8mW、プリドライバが 2.8mW、CTLE が 0.9mW、2 段分のバッファが 2.4mW、そして ヒステリシスコンパレータが 1.1mW である。送受信機全体の電力効率は 1.04pJ/b であった。 本シミュレーション結果は、EE-TLC 方式を用いることで従来報告されていたもっとも高



速なマルチドロップバスインタフェース[4]より更に 2.5 倍高速化でき、1 対 1 接続方式の メモリインタフェース[5]と同等の通信速度を達成できることを示している(表 3.2)。

図 3.14 65nm での検証用回路図及びシミュレーション結果

	Ref. [5]	Ref. [6]	Ref. [7]	Ref. [4]	This work	This work (Simulated)
接続 モジュール数	Point-to- Point	4	4	8	8	
技術	N/A	DFE	4PAM	インピーダン ス制御	EE-TLC	EE-TLC w/ CTLE
通信速度	16Gb/s	2.6Gb/s	1.6Gb/s	4.8Gb/s	8.5Gb/s	12.5Gb/s
電力効率	TRX合計: 3.38pJ/b*1	TX: N/A RX: 42.9pJ/b	N/A	TX: 14.24pJ/b RX: 13.69pJ/b	TX: 5.65pJ/b RX: 3.25pJ/b	TX: 0.69pJ/b RX: 0.35pJ/b
プロセス	65nm CMOS	130nm CMOS	350nm CMOS	130nm CMOS	90nm CMOS	65nm CMOS

表 3.2 性能比較

*1: 32:1SerDes 及び15dBの損失補償用等価器 (5-tap FIRとCTLE)を含む

次に SDC-TLC を使ったメモリーバスの実験を行った。1.6mm 厚4層 FR4 基板を利用して SDC-TLC を試作した。第1層目に送信電極、第4層目に受信電極を形成した。第2層 と第3層には何も形成していない。この時通信距離は基板厚に等しく、1.6mm である。線幅は 0.6mm であり結合器の線路長は 7mm である(図 3.15)。

試作品を用いて実測したステップ応答を図 3.16 に示す。この実験結果からわかるよう に、Port1 から印加したシングルエンド信号は Port2 と Port3 に差動信号となって表れてい ることが分かる。この結果は SDC-TLC が理論通りシングルエンド信号を差動信号に変換 できることを示している。SDC-TLC を複数接続しマルチドロップバスを構成した。評価結 果を図 3.17 に示す。3.2Gb/s/link と Double data rate (DDR) 4 と同等の通信速度で実験した。 5 個のモジュールを繋いで実験したところ、いずれのモジュールでも BER は 10⁻¹²以下で あった。最遠端の RX5 においても 0.67UI と広いタイミングマージンを確認できた。ジッ タは少なく、従来の DDR4 で使用される位相調整機構を用いることで正しくデータ送受信 を行うことができる。



図 3.15 SDC-TLC の試作品写真



図 3.16 SDC-TLC のステップ応答測定結果



図 3.17 SDC-TLC を用いたマルチドロップバスの BER 測定結果

3.2.4 今後の展望

1 章で述べたようにメモリインタフェースに要求される通信速度の高速化要求は高く、 最大 1TB/s の帯域幅が必要とされており、10-20Gb/s/link のインタフェースを複数パラレル にして接続する方式が採用されている[5]。本研究では 8 つの DRAM を 12.5Gb/s/link でマ ルチドロップバス接続できたものの、1TB/s の帯域幅を実現するには 80 本の信号線が必要 であり、結合器の配置面積が課題となる(ここではマルチドロップバスにより 8 本の信号線 を 1 本に束ねているので、12.5Gb/s/link×8link/lane=12.5GB/s/lane として計算した)。3.2.2 章で述べたような小型化技術の採用が不可欠である。また、1link 当たりのデータレートを 向上することで面積の増大なく総帯域幅を上昇できる。その場合は 2 章で述べたように結 合器線路長を短くし、立ち上がり時間をより早くする必要がある。図 3.13 に示したように *L*=3mm で立ち上がり時間が 42ps の時、12.5Gb/s/link 動作時に ISI は発生しないものの受信 パルス幅は 1UI と同程度である。現状のままでは高速化に伴い ISI が発生すると考えられ る。受信パルス幅 τ_r =25ps 及び *L*= T_rv_p /2=1.8mm とすればよい。立ち上がり時間 の高速化には先端デバイスの採用で達成できる。一方高速化に伴い伝送路の影響も強くな るため、3.2.3 章で示した CTLE といった等価器が必要である。

3.3 TLC を用いたマルチドロップバックプレーンバス

3.3.1 バス双方向通信型結合器

車載ネットワークや情報機器で用いられるバックプレーン上のバスは、全てのモジュー ル同士が通信するマルチマスタ構造が用いられる。3.2 章で述べたメモリ用途では、メモ リーコントローラとバス上の 1 つのメモリが通信するマスタースレーブ型のバス(図 3.18 (a))であり、信号伝達方向性が限定されてしまう従来型の TLC(図 3.19 (a))で対応できた。 一方、マルチマスタ型のバスでは図 3.18 (b)に示したようにバスの両方向に信号を伝達する 必要がある。マルチマスタ型バスに従来の TLC 技術を適用した場合、信号がバスの一方向 にしか伝達されない。従来の TLC では信号の伝達される方向が限定される方向性結合器と して動作する。従って図 3.19 (a) のシミュレーション結果が示したように、Port3 に印加さ れた信号はバスの一方向(Port1)にしか伝送されず(Port2)には伝送されない。バスに接続さ れたすべてのモジュールが通信する必要のあるマルチマスタ構成の車載ネットワークやバ ックプレーンバスには、従来 TLC を適用することができない。

マルチマスタ構造に適用可能な TLC として、バスの両方向に信号分配可能な双方向通信型 TLC (Bi-directional TLC: BD-TLC)を開発した(図 3.19 (b))。 最大の違いは結合器の一方が短絡されている点にある。Port3の一端(+)から印加された信号は点A で従来のように結合し、バス上に誘起された信号は Port1 (+)に向かう。残った信号は短絡された部分を介してもう一方の結合器電極に印加され同様に点Bにおいて結合信号を発生させる。バス上に誘起された信号は Port2(-)に向かう。結果、Port3 から印加された信号はバスの両端(Port1とPort2)に分岐する。Port2 に向かう信号は極性が反対になる。パイロット信号によってあらかじめ極性を識別・修正することでデータ通信が可能となる。







図 3.19 双方向通信型結合器 (BD-TLC)と周波数特性シミュレーション結果

BD-TLC では従来の TLC の差動終端を短絡に変更しただけであるので、通信帯域、結合 度、インピーダンスなどの諸特性の設計手法は2章で述べた従来 TLC の設計手法と同一で ある。両端を短絡している伝送路部分の長さSは3W程度とする。短絡している箇所の伝 送路は近傍に GND プレーンがないため高インピーダンス状態となる。従って、伝送路が 長すぎると信号反射が増加し特性が悪化する。およそ波長に対して伝送路の長さが 1/10 以 上になるとインピーダンスミスマッチの影響を考慮する必要がある[1]。たとえば 5GHz の 波長の 1/10 は 3.37mm である(伝送路は中空構造になっているため、基板材質による波長短 縮効果は殆ど効かないため無視した)。従って 3.5mm より伝送路を長くすると特性が悪化 する。図 3.20 のシミュレーション結果が示すように、S=1.5mm では Port3 から印加された 信号は Port1 と Port2 に同様の伝達関数で分配されているが、S=10W では大きく異なった伝 達関数で分配されている。一方 S を 3W より短く過ぎると差動間の電極同士が結合し、2 章で述べたように結合度が低下する。従って BD-TLC の設計では S は結合度が落ちない範 囲でなるべく近くなるように決定し、S=3W とした。



図 3.20 BD-TLC における間隔 S に対する周波数特性依存性のシミュレーション結果

3.3.2 低域強調等価器

TLCを用いたマルチドロップバックプレーンバスのもう1つの課題は、信号歪みである。 バックプレーン構造では信号は2つのTLCを通過する。図3.21に示したように、TLC単 体の周波数特性は低域側において20dB/decの傾きを持ち、DC成分は通過しない。従って 送信された信号波形はTLCを通過するたびに1階微分される。TLCを2つ通過する場合 では、信号路全体の周波数特性は40dB/decの2階微分特性を持つ。従って、図3.21 (b)の シミュレーション結果が示すように波形は2階微分されたダブルパルス形状になり、時間 軸方向に2倍長くなる。このため、TLC単体で通信する場合に比べてTLCを使ったバッ クプレーンバスでは最大データレートは半分以下に制限されてしまう。



図 3.21 TLC 単体構造と TLC を用いたバックプレーンバス構造との比較: (a) 周波数応答と(b) ステップ応答のシミュレーション結果

TLC を用いたバックプレーンバスにおいてデータレートが半分に制限される課題を解 決するため、低域強調等価器(Low frequency compensation equalizer: LFC-EQ)を考案した。 上述したように、40dB/dec の急峻な低域遮断特性を有しているため受信波形が歪みデータ レートが制限されていた。LFC-EQ は-20dB/dec の低域強調特性を有する増幅器である。図 3.22 のシミュレーション結果が示しているように、LFC-EQ を用いることで周波数特性は 元の 20dB/dec の低域遮断特性に復元され、1 階微分波形を得ることができ符号間干渉のな いアイ開口得ることができる。後述するように、直流でのゲインが高くなり DC オフセッ トが発生することを避けるため、LFC-EQ では DC ゲインを抑制するように設計する。ま た-20dB/dec の低域強調特性が高周波領域まで広がってしまうと、今度は高い周波数成分が 遮断されパルス幅が時間軸方向に広がり符号間干渉が発生し再度データレートは制限され てしまう。そこで時間軸方向にパルス幅が広がり符号間干渉が発生するのを防ぐため、広 域側では-20dB/dec の低域強調特性を持たないように設計する。



図 3.22 LFC-EQ のシミュレーション結果: (a)周波数応答、(b)過渡応答

考案した LFC-EQ の回路図を図 3.23 に示す。20dB/dec の低域強調特性は NMOS のクロ スカップル対により実現される。低域強調のパスとは別に、高周波ピーキングアンプを経 る信号パスを設けた。高周波成分の信号はピーキングアンプを通じて減衰されることなく 伝送される。2 つの信号は加算器によって足されるので高周波成分の減衰を防ぐことがで きる。両者の比に依り低域強調特性が決まる。両者の比は加算器の電流源で制御される。



図 3.23 LFC-EQ 全体回路図

ここでは設計指針を明らかにするため、LFC-EQ の解析を述べる。NMOS クロスカップ ル対により、負性コンダクタンスである $-g_{mEQ}$ が生じる。前段の受信段である電流駆動型 バッファの負荷抵抗である R_1 の逆数($1/R_1$)と負性コンダクタンス $-g_{mEQ}$ が等しいとき、こ れらは相殺しあう。この時、点線で囲まれた増幅器の負荷として残るのは、出力ノードに ついた寄生容量である C_1 のみである。従って、 C_2 と R_2 による HPF を無視した場合、本増 幅器の伝達関数 $H(\omega)$ は下記のようにあらわされる(図 3.24 (a))。

$$H(\omega) = \frac{g_{m.amp}}{j\omega c_1}.$$
(3.4)

従って、式(3.4)から本増幅器は積分特性を有し、-20dB/decの低域強調特性を有することが分かる。

一方、式(3.4)が示唆しているように本アンプは DC(*a*=0)においてゲインは理想的には無限大になる。従って差動間のわずかな DC オフセットも強く増幅され出力は 1 か 0 に張り付き、結果後段のヒステリシスコンパレータで正しくデータ復元できなくなってしまう。 差動間の DC オフセットは製造時における抵抗値のバラつき、トランジスタ対のバラつき、 出力負荷容量のバラつきが原因となって生じるため、完全に取り除くことはできない。そ こで、DC オフセットを下げるため図 3.24 (b)に示したように、クロスカップル対のフィー ドバックループ内に R₂及び C₂で構成された HPF を挿入した。これにより式(3.4)で示した 伝達関数は以下のように修正される。

$$H(\omega) = \frac{g_{m.amp}}{j\omega c_1 + g_{m.EQ}/(1 + j\omega c_2 R_2)}.$$
(3.5)

この時、DC において LFC-EQ のゲインは $g_{m.amp}/g_{m.EQ}$ となり、有限の値に収まるため DC オフセットの問題を解決できる。また $\frac{g_{m.EQ}}{1+j\omega C_2R_2} \ll j\omega C_1$ となる周波数領域では、伝達

関数は $H(\omega) \approx \frac{g_{m.amp}}{j\omega c_1}$ となり低域強調特性を有する。


(a) クロスカップル対による低域強調特性



•

図 3.24 LFC-EQ の解析図

送受信機全体の回路図を図 3.25 に示す。2 章で述べたように、低電力化のため駆動段に は SST 型駆動段を使用した。クロックの伝送にはソース同期方式を用いた。受信側でクロ ック復元回路が簡略化されるため、低電力化が可能である[8]。加えて複数のデータレーン に対してクロックレーンを1レーンで共有することで、チャネル数増大のオーバーヘッド を最小限にできる。受信機側では受信したクロックから Phase interpolator(PI)を用いて位相 調節を行う。受信したクロックからジッタを除去し、PI で必要となる4相クロックを生成 するため注入同期型発振器(Injection locked voltage controlled oscillator: ILVCO)を使用した。 受信したデータは LFC-EQ により等価されたのち、ヒステリシスコンパレータにより元の デジタル波形に復元される。受信クロックによりサンプリングされたのち、後段の SerDes に伝送される。



図 3.25 バックプレーンマルチドロップバス用送受信機回路図

3.3.3 バスプロトコル

マルチマスタ接続型のバスでは、信号同士が衝突しないように信号調停することが要求 される。情報機器で用いられるマルチマスタ接続型のバスの代表例として、Peripheral Component Interconnect (PCI)バスがあげられる[9]。PCI バスで用いられる調停機構を利用す ることで、3.3.2 章で述べた TLC を用いたマルチマスタ型マルチドロップバスにおいても 信号調停できる。一方プロトコル上通信速度が決められており、最大でも 264Mb/s に制限 されてしまう。最近では光通信 I/F を用いた高速なマルチマスタ型のマルチドロップバス の研究が盛んにおこなわれている[10]。同時にプロトコルの研究も進められており、これ らのプロトコルを利用することで、TLC を用いたバスにおいてもより高速な通信が可能に なると考えられる。信号衝突検出及び信号調停用の制御信号は遅く、高速信号線に比べ信 号線本数が少ない。3.1 章で述べた人工衛星用情報処理装置の応用では、制御信号線を従 来の有線コネクタで接続してもコネクタ体積及び基板面積の増大要因にはならない。

3.3.4 実験結果

提案する BD-TLC のバックプレーン側を FR4 基板で試作し、モジュール基板側をリジッ ドフレキ基板で試作した(図 3.26)。結合器の線幅は 0.4mm であり、線路長を 5mm とした。 通信距離は 0.1mm 以下になるよう、両面テープにより固定して実験した。実験では 5 つの モジュールをバックプレーンバスで接続できるようにした。図 3.25 に示した送受信機を 65nm CMOS プロセスにより試作した。送信機の大きさは 60µm×100µm であり、受信機の 大きさは 80µm×250µm であった。電源電圧 1.2V で通信速度が 6.5Gb/s の時、送信機の消 費電力は 24.9mW、LFC-EQ の消費電力は 5.7mW、ヒステリシスコンパレータの消費電力 は1.2mW であり、クロック系を除く合計の消費電力は31.8mW (4.9pJ/b)であった。

人工衛星などの宇宙機では振動耐性が求められる。制御系の低速信号は更に打ち上げ時 に強く振動している最中でも通信する必要がある。そこで、ロケット打ち上げ時を想定し た振動耐性実験を行った。図 3.27 に示す実験セットアップで、打ち上げ時と同等の振動を 印加しながら低速制御信号を模擬した 100Mb/s の通信を行った。信号には 100Mb/s PRBS2⁷-1 信号を使用し、振動は 60 秒間印加した。振動印加法及び実験方法は、米国航空 宇宙局で使用される規格である MIL-STD-202G[11]を使用した。振動強度は最大 23Grms で あり、振動周波数は 20Hz から 2kHz の範囲でランダムに与えた。TLC は単体で評価を行っ た。図 3.28 にその結果を示す。60 秒間振動を印加しながら通信しても、1 ビットもエラー なく通信できた。また 60 秒間連続して出力波形をモニターしたところ、ジッタや電圧方向 の揺れは観測されなかった。実際のロケットに応用しても、振動や衝撃による破損は起こ らないといえる。



図 3.26 マルチドロップバックプレーンバスの試作品写真



図 3.27 振動実験の実験セットアップ



図 3.28 振動実験の実験結果



図 3.29 マルチドロップバックプレーンバスの測定結果

続いてバックプレーンバスで実験を行った。本実験では6個のモジュールをバックプレ ーンバスで接続して実験を行った。通信速度は6.5Gb/sに設定し、PRBS 2³¹-1 信号を使用 して実験を行った。その結果を図3.29に示す。LFC-EQを使わない場合、波形歪みの影響 のためBERは10⁻²程度と低く、アイパターンも閉じていることが分かる。一方、提案する LFC-EQを用いることでアイ開口が得られ、BERも10⁻¹²以下に下がっていることが分かる。 BER=10⁻¹²におけるタイミングマージンは0.31UIであった。ソース同期方式に用いられる 通常のクロック位相調節で問題なくデータ復元できる。

3.3.5 今後の展望

1章で述べたように、人工衛星で求められる通信速度は年々上昇しており 2020 年代に は 10Gb/s の伝送速度が要求されている[12]。本研究では 6.5Gb/s を達成でき、2ch 並列動作 させることで要求仕様を満たすことができる。さらにチャネル数を増やすことで容易に今 後の総帯域上昇トレンドに対応できる。また、1 チャネルあたりの伝送速度を高めること でより省面積化できる。たとえば 10Gb/s を 1 チャネルで伝送することで面積を半分に減ら せる。6.5Gb/s から 10Gb/s に高速化するにあたっての課題は、高周波数領域の補償である。 1 つには結合器線路長を半分程度に短くしてより広帯域化することが考えられる。その場 合は同一の信号振幅を保つため、2 章で述べたように印加する信号の立ち上がり時間を 2 倍に早める必要がある。同時に配線での高周波減衰を補償するため、LFC-EQ の線形パス に CTLE といった高域のピーキング特性を持たせることが必要と考えられる。

3.4 おわりに

本章では情報機器の高性能化及び省面積化をめざし、TLCを用いた2種類のマルチドロ ップバス技術を述べた。メモリ用のマルチドロップバス接続に適したTLCとして、EE-TLC 方式を3.2章で提案した。従来結合器では遠端に行くほど信号レベルが下がり信号雑音比 が悪化していたが、EE-TLCを用いることで遠端においても近端と同程度の信号振幅を確 保できる。シングルエンド伝送が採用されるDRAM同士をマルチドロップバス接続する結 合器として、小型なSDC-TLCを開発した。3.2章ではEE-TLC、SDC-TLCの理論解析並び に設計手法を述べ、試作品による実験結果を述べた。EE-TLC方式を用いることで、マル チドロップバス接続方式で課題となっていた信号反射を取り除くことができ、12.5Gb/s で 8 つのモジュールをマルチドロップバス接続できることを示した。従来報告されていたも っとも高速なマルチドロップバスインタフェースと比べ2.5倍高速化でき、1対1接続方 式のメモリインタフェースと同等の通信速度と電力効率を達成できることを示した。

バックプレーン構造のマルチドロップバスに対応するため、3.3 章において 2 つの技術 を提案した。1 つはマルチマスタ構造に対応するための BD-TLC であり、もう1 つは 2 階 微分特性による波形歪みを補正するための LFC-EQ である。BD-TLC を使うことでバスの 両方向に信号分岐できるようになり、LFC-EQ により波形歪みを取り除いて信号伝送を高 速化できることを示した。3.3 章では BD-TLC 及び LFC-EQ の解析と設計手法を述べた。 宇宙機への適用をめざし、振動試験を行った。ロケット打ち上げ時と同等の振動を印加し ても通信に影響がないことを示した。また、提案する BD-TLC 及び LFC-EQ を用いること で、6 個のモジュールを 6.5Gb/s でマルチドロップバックプレーンバス接続できることを示 した。

提案するマルチドロップバックプレーンバスを人工衛星用の情報処理装置に適用する ことで、3.1 章で述べたように情報処理装置自体を 60%小型化できる。提案手法を適用す ることにより人工衛星を小型化でき、ロケット打ち上げコストを削減できる。

第3章 参考文献

- E. Bogatin, Signal and Power Integrity-Simplified, 2nd Edition. New York City, NY: Pearson Education Inc., Nov. 2013.
- [2] S. Shekhar et al., "Design Considerations for Low-Power Receiver Front-End in High-Speed Data Links," in Proc. of IEEE Custom Integrated Circuits Conference, pp. 1-8, Sep. 2013.
- [3] N. Kinayman, and M. I. Aksun, Modern Microwave Circuits. London, UK: Artech House, 2005.
- [4] W. -Y. Shin *et al*, "A 4.8Gb/s Impedance-Matched Bidirectional Multi-Drop Transceiver for High-Capacity Memory Interface," *IEEE International Solid-State Circuits Conference, Dig. Tech. Papers*, pp. 494-495, Feb. 2011.
- [5] H. Lee et al., "A 16 Gb/s/Link, 64 GB/s Bidirectional Asymmetric Memory Interface," IEEE Journal of Solid-State Circuits, vol. 44, no. 4, pp. 1235-1247, April 2009.
- [6] H. Fredriksson, and C. Svensson, "Improvement Potential and Equalization Example for Multidrop DRAM Memory Buses," *IEEE Transactions on Advanced Packaging*, vol. 32, no. 3, pp. 675-682, Aug. 2009.
- [7] J. Zerbe *et al.*, "1.6 Gb/s/pin 4-PAM Signaling and Circuits for a Multidrop Bus," *IEEE Journal of Solid-State Circuits*, vol. 36, no. 5, pp. 752-760, May 2001.
- [8] B. Casper and F. Mahony, "Clocking Analysis, Implementation and Measurement Techniques for High-Speed Data Links-A Tutorial," *IEEE Transactions on Circuits and Systems-I: Regular Papers*, vol. 56, no. 1, pp. 17-39, Jan. 2009.
- [9] PCI SIG, "PCI Local Bus Specification Revision 3.0," Feb. 2004.
- [10] M. R. T. Tan, et al., "A High-Speed Optical Multidrop Bus for Computer Interconnections," *IEEE Micro*, vol. 29, no. 4, pp. 62-73, Aug. 2009.
- [11] MIL-STD-202G, "Test method standard electronic and electrical component parts," June 2013.
- [12] H. Imai, et al., "A conceptual design of PRISM-2 for Advanced Land Observing Satellite-3(ALOS-3)," in Proc. SPIE vol. 8533, Sensors, Systems, and Next-Generation Satellites XVI, pp. 85330B1-85330B7, Sep. 2012.

第 4 章 結合器小型化技術

4.1 はじめに

1 章で述べたように、コネクタによる従来の有線接続では、インピーダンス不整合やス タブが発生し伝送品質が劣化する。加えて、従来のコネクタは露出した金属端子を有して いることから、水による短絡や電極摩耗による高周波特性の劣化といった問題が起きてい た。加えてコネクタはバネ構造を実現するための筐体が必要であり、実装面積が大きかっ た。実装面積削減とコスト削減要求の高い携帯機器用途で問題となっている。非接触通信 は上記課題を解決できる。図 4.1 に液晶ディスプレイ(Liquid crystal display: LCD)とホスト 基板との接続例を示した。この例が示すように、携帯機器内部に非接触通信技術を採用す ることで、コネクタ筐体を無くすことができるため小型化でき、コネクタとケーブルが無 くなり実装コストを低減できる。

モジュール型スマートフォン(図 4.2)は、ユーザーがモジュールを購入して組み立てるこ とで自由にスマートフォンをカスタマイズできることから広く注目されている。一方、ユ ーザーが頻繁にモジュールの交換実装を行うため、従来の有線コネクタでは上述の挿抜に よる電極摩耗及び電極破損が懸念される。こうした問題を回避するため、モジュール型ス マートフォンではデータ通信に非接触インタフェース技術を採用されている[1]。非接触イ ンタフェース技術では電極が露出しないので、電極摩耗・破損がなく、機器を防水できる。 加えて AC 結合であるため、電源電圧の異なるデバイスを容易に接続できる。携帯機器を 構成するモジュール同士の接続、あるいはメモリカードとの接続においても、非接触コネ クタを採用することでコスト削減、省面積化でき、接続信頼性を向上できる。



図 4.1 LCD インタフェースを例とした携帯機器内部での接続形態



図 4.2 モジュール型スマートフォン: (a) 平面図、(b)断面図

携帯機器内部に TLC を用いた非接触通信技術適用するにあたっての課題は2 つある。1 つは小型化である。省面積化要求の高い携帯機器用途では、結合器をできるだけ小さくす る必要がある。もう1 つは EMC 耐性である。携帯機器では、非接触インタフェースの近 傍に大きな信号電力を送信する無線送信機と、高感度の無線送受信機が配置される。無線 送信機から出力された信号の影響を受けても通信エラーが発生しないこと、そして近傍の 無線受信機へ影響を与えないことが非接触インタフェースに要求される。

本章では上に挙げた課題の内、結合器小型化技術について述べ、2つの技術を提案する。 1つは垂直方向の方向性結合を利用した、2チャネル同時通信技術である。方向性結合を利 用することで、1つの結合器で2つの信号伝送ができるようになる。面積効率を2倍に高 めることができる。複数の信号規格が用いられる携帯機器内部での通信に最適である。も う1つは前方結合と後方結合を足し合わせることで小型長距離接続化を達成した、2重伝 送線路結合器である。結合度を高め電極数を削減することで、結合器面積を従来のTLCに 比べ 1/8.3 に削減した。5mm まで通信でき、筐体越しに通信する必要があり長距離な伝送 が求められるモジュール同士の接続に向く。また、MIPI M-PHY のように信号線が1つし かなく、VDC の利点が活かせない用途に向く。

本章では4.2章で垂直方向性結合を利用した2チャネル同時通信型結合器、4.3章で2重 伝送線路結合器の解析と設計手法を述べ、それぞれの章後半において測定結果を述べる。

4.2 2 チャネル同時通信型結合器

携帯機器内部のインタフェースで非接触通信を使用する用途では、高速データ信号、ク ロック信号、制御信号といった複数の信号を伝送する必要がある。従って、最低でもクロ ックとデータの2つの結合器が必要であり、制御信号なども含めるとより多くの結合器が 必要になる。従って伝送する信号が多くなるほど必要な結合器は増え、その分だけ実装面 積は増大してしまう。結合器はコネクタの金属端子1つより大きいため、非接触インタフ ェースを利用することで基板実装面積はかえって大きくなってしまう。結合器の小型化が 強く求められている。

そこで 1 つの結合器で 2 つの別々の信号を伝送可能な、垂直方向性結合器(Vertical directional coupler: VDC)を開発した。図 4.3 に携帯機器通信への適用例を示す。この例では、 1 つの結合器でデータ及びクロックを伝送している。これにより必要な結合器の数を半分 に減らすことができ、必要な面積も同様に半分に削減できる。2 つのチャネル間の干渉は 後述するように十分小さく、特別な対策なく 2 つの信号を 1 つの結合器で伝送することが できる。



図 4.3 VDC を使った 2ch 同時伝送方式

4.2.1 VDCの解析

VDC を使って1つの結合器で2つの信号を伝送するには、特定の条件を満たす必要がある。図 4.4 に VDC の構造を示す。VDC が特定条件を満たしたとき、Port1 に印加された信号は Port3 に、Port2 に印加された信号は Port4 に伝送される。特定条件下では、Port1 から Port4 へ、また Port2 から Port3 へのチャネル間干渉は十分に小さい。従って1つの結合器 で2つの信号が伝送できるようになる。

図 4.5 に示した解析モデルを用いて上述の条件を解析する。振幅が $V_{\rm IN}$ の差動信号が Portl から VDC に印加されたとする。各 Port は負荷 $Z_{\rm L}$ で終端されているとする。VDC の特性 インピーダンスは偶モードが $Z_{\rm oo}$ で奇モードが $Z_{\rm oo}$ とする。信号の伝搬を解析するため、前 方波 $e^{j\beta z}$ と後退波 $e^{-j\beta z}$ を導入する。これらから次の関係式が導かれる。



図 4.5 VDC の解析モデル

$$V_T(z) = A_{oe}^- e^{-j\beta_{oe}z} + A_{oe}^+ e^{j\beta_{oe}z} + A_{oo}^- e^{-j\beta_{oo}z} + A_{oo}^+ e^{j\beta_{oo}z},$$
(4.1)

$$V_R(z) = A_{oe}^- e^{-j\beta_{oe}z} + A_{oe}^+ e^{j\beta_{oe}z} - A_{oo}^- e^{-j\beta_{oo}z} - A_{oo}^+ e^{j\beta_{oo}z},$$
(4.2)

$$I_T(z) = \frac{A_{oe}}{z_{oe}} e^{-j\beta_{oe}z} - \frac{A_{oe}^+}{z_{oe}} e^{j\beta_{oe}z} + \frac{A_{oo}^-}{z_{oo}} e^{-j\beta_{oo}z} - \frac{A_{oo}^+}{z_{oo}} e^{j\beta_{oo}z},$$
(4.3)

$$I_R(z) = \frac{A_{oe}^-}{z_{oe}} e^{-j\beta_{oe}z} - \frac{A_{oe}^+}{z_{oe}} e^{j\beta_{oe}z} - \frac{A_{oo}^-}{z_{oo}} e^{-j\beta_{oo}z} + \frac{A_{oo}^+}{z_{oo}} e^{j\beta_{oo}z}.$$
(4.4)

ここで、V(z)は各点における電圧振幅、I(z)は電流振幅である。また β_{oe} , β_{oo} はそれぞれ偶モード、奇モードにおける位相定数であり、 A_{on}^{\pm} は各伝搬モードにおける波の振幅である。 不明な振幅値である A_{on}^{\pm} を求めるために必要な境界条件は、各ポートの電圧と電流の関係から下記のようになる。

$$Z_L \left(\frac{A_{oe}^-}{Z_{oe}} - \frac{A_{oe}^+}{Z_{oe}} + \frac{A_{oo}^-}{Z_{oo}} - \frac{A_{oo}^+}{Z_{oo}} \right) - V_{IN} = -A_{oe}^- - A_{oe}^+ - A_{oo}^- - A_{oo}^+, \tag{4.5}$$

$$Z_L \left(\frac{A_{oe}^-}{Z_{oe}} - \frac{A_{oe}^+}{Z_{oe}} - \frac{A_{oo}^-}{Z_{oo}} + \frac{A_{oo}^+}{Z_{oo}} \right) - V_{IN} = -A_{oe}^- - A_{oe}^+ + A_{oo}^- + A_{oo}^+, \tag{4.6}$$

$$Z_{L}\left(\frac{A_{oe}^{-}}{Z_{oe}}e^{-j\beta_{oe}z} - \frac{A_{oe}^{+}}{Z_{oe}}e^{j\beta_{oe}z} + \frac{A_{oo}^{-}}{Z_{oo}}e^{-j\beta_{oo}z} - \frac{A_{oo}^{+}}{Z_{oo}}e^{j\beta_{oo}z}\right)$$
$$= A_{oe}^{-}e^{-j\beta_{oe}z} + A_{oe}^{+}e^{j\beta_{oe}z} + A_{oo}^{-}e^{-j\beta_{oo}z} + A_{oo}^{+}e^{j\beta_{oo}z}, \qquad (4.7)$$

$$Z_{L}\left(\frac{A_{oe}^{-}}{Z_{oe}}e^{-j\beta_{oe}z} - \frac{A_{oe}^{+}}{Z_{oe}}e^{j\beta_{oe}z} - \frac{A_{oo}^{-}}{Z_{oo}}e^{-j\beta_{oo}z} + \frac{A_{oo}^{+}}{Z_{oo}}e^{j\beta_{oo}z}\right)$$
$$= A_{oe}^{-}e^{-j\beta_{oe}z} + A_{oe}^{+}e^{j\beta_{oe}z} - A_{oo}^{-}e^{-j\beta_{oo}z} - A_{oo}^{+}e^{j\beta_{oo}z}.$$
(4.8)

以上の関係式から、 A_{on}^{\pm} を求めると下記のようになる。

$$A_{oe}^{\pm} = \frac{Z_{oe}}{2(Z_{L} \pm Z_{oe})} \frac{e^{\mp j\beta_{oe}L}}{\frac{Z_{L} + Z_{oe}}{Z_{L} - Z_{oe}}} e^{j\beta_{oe}L} - \frac{Z_{L} - Z_{oe}}{Z_{L} + Z_{oe}} e^{-j\beta_{oe}L}} V_{IN}, \qquad (4.9)$$

$$A_{oo}^{\pm} = \frac{Z_{oo}}{2(Z_{L} \pm Z_{oo})} \frac{e^{\pm j\beta_{oo}L}}{\frac{Z_{L} + Z_{oo}}{Z_{L} - Z_{oo}}} e^{j\beta_{oo}L} - \frac{Z_{L} - Z_{oo}}{Z_{L} + Z_{oo}} e^{-j\beta_{oo}L} V_{IN}.$$
(4.10)

- 75 -

従って、式(4.9)(4.10)を式(4.2)に代入することで、Port1 から Port4 への伝達関数(H₄₁(ω))が 求まる。

$$H_{41}(\omega) = \frac{Z_L Z_{oe}}{Z_L^2 - Z_{oe}^2} \frac{e^{j\beta_{oe}L}}{Z_L + Z_{oe}} e^{2j\beta_{oe}L} - \frac{Z_L - Z_{oe}}{Z_L + Z_{oe}} - \frac{Z_L Z_{oo}}{Z_L^2 - Z_{oo}^2} \frac{e^{j\beta_{oo}L}}{Z_L - Z_{oo}} e^{2j\beta_{oo}L} - \frac{Z_L - Z_{oo}}{Z_L + Z_{oo}}.$$

$$(4.11)$$

次に Port1 から Port4 への伝達関数($H_{41}(\omega)$)が 0 になる条件を求める。参考文献[2]で述べられているように、一様な誘電体中で終端抵抗と VDC の特性インピーダンスが整合されている状態では、下記の関係式がなりたつ。

$$\mathbf{j}\boldsymbol{\beta}_{oe} = \mathbf{j}\boldsymbol{\beta}_{oo} = \mathbf{j}\boldsymbol{\beta},\tag{4.12}$$

$$Z_L = \sqrt{Z_{oe} Z_{oo}}.\tag{4.13}$$

式(4.13)から下記が成り立つ。

$$\frac{Z_L + Z_{oe}}{Z_L - Z_{oe}} = -\frac{Z_L + Z_{oo}}{Z_L - Z_{oo}}.$$
(4.14)

式(4.12)および(4.14)を(4.11)に代入することで、下記が得られる。

$$H_{41}(\omega) = 0. (4.15)$$

従って、VDC が一様な誘電体中にありインピーダンスが整合している状態では式(4.12、 4.13)が満たされチャネル間干渉が完全に抑えられ、1 つの結合器で 2 つの信号伝送が可能 となる。

一方、実使用状況下では結合器を形成する基板材質の比誘電率と基板同士を接着する接着剤の比誘電率を完全に一致させることは難しく、式(4.12)および(4.13)の整合条件を完全に満たすことが難しい。そこでまずシミュレーションを基に、チャネル間干渉がどの程度以下であれば1結合器で2つの信号伝送が可能かを検討する。チャネル間干渉を定量的に評価する関数として、*H_{INT}(ω)*を下記のように定義する。

$$H_{INT}(\omega) \equiv \frac{H_{41}(\omega)}{H_{31}(\omega)}.$$
(4.16)

|*H*_{INT}(ω)| が-20dB 以上の時と、-20dB 以下の時でチャネル干渉を調べたシミュレーション 結果を図 4.6 に示す。本シミュレーションでは図 4.4 における Port1 と Port2 から信号を印 加し、Port3 で波形を観測した。この時結合器間の比誘電率を変化させてチャネル間干渉度 合を変化させた。図 4.6 (a)が示すように、|*H*_{INT}(ω)|が-20dB 以下であれば Port1 から Port3 への主リンクの最大受信振幅値は 370mV であるのに対して Port2 から Port3 へのチャネル 間干渉信号の最大振幅値は 34mV である。チャネル間干渉信号振幅は主リンクの受信振幅 に比べて 10%以下であり、ヒステリシスコンパレータの閾値のマージンを十分に取ること ができ、1 つの結合器で 2 つの信号を同時通信できる。一方、|*H_{INT}(ω*)|が-10dB 程度と大 きいとき、主リンクの受信振幅は 370mV であるのに対してチャネル間干渉信号の受信振幅 は 150mV である。従って、ヒステリシスコンパレータの閾値マージンが殆ど無くなり、チ ャネル間干渉により通信エラーが発生する恐れがある。従って本研究では、|*H_{INT}(ω*)|を -20dB 以下に抑えることを目標とした。



図 4.6 異なる H_{INT}(ω)におけるチャネル間干渉のシミュレーション結果比較

4.2.2 VDCの設計

本節では VDC の設計について述べる。本研究では図 4.3 に示したように、結合器は FPC 上に形成され、結合器小型化のため通信距離はできるだけ短くなるようにした。FPC の電 極上には絶縁層である 22µm のカバーレイヤが形成される。FPC 同士は接着剤により固着 される。接着剤の厚みは 50µm 程度であるので、結合器間の通信距離はおよそ 100µm 程度 となる。TLC の特性インピーダンス及び結合度は第2章で述べたように通信距離と線幅の 比で決まる。今回特性インピーダンスの値は差動100Ωになるよう設計した。差動100Ωの 特性インピーダンスは有線通信で幅広く使用される値であり[3]、VDC と送受信チップを 繋ぐ伝送路も通常差動 100 Ωで設計される。 従って VDC の特性インピーダンスの値も差動 100Ωとすることで、インピーダンス整合でき式(4.13)を満たすことができる。ここで接着 剤の比誘電率が FPC の材質であるポリイミドの比誘電率(& FPC)と同値であると仮定し、特 性インピーダンスの値が差動100Ωとなる線幅をシミュレーションで求めたところ、線幅W が 0.5mm の時に差動特性インピーダンスが 100Ωであった。10GHz まで通信帯域を得るた め、結合器線路長Lは5mmとした。この時のVDC設計値とシミュレーション結果を図4.7 に示す。図 4.7 (b)のシミュレーション結果が示すように、2GHz において|H_{INT}(ω)|は-29dB 以下であり、設計目標を満たしていることが分かる。また、2.2GHz において|H_{INT}(ω)|は 極小値を取っている。これは特性インピーダンス及び比誘電率は周波数依存性を持つため であり、2.2GHz において条件式(4.12、4.13)が最も良く満たされているためである。一方 で、周波数が高くなり特性インピーダンスが高くなるにつれて|H_{INT}(ω)|は悪化し、6GHz 以上では-20dB 以上となっている。従って通信速度が上がるにつれて干渉が増大する傾向 にあることが分かる。

次にチャネル間干渉の製造バラつき耐性を検討する。接着剤の比誘電率(ϵ_{r_AD})の値は式 (4.12)を満たす上で重要である。理想的には接着剤の比誘電率(ϵ_{r_AD})と FPC の比誘電率 (ϵ_{r_FPC})は同一の値であることが望ましいが、現実的には使用する接着剤の材質や空気の混 入により接着剤の比誘電率は変動する。図 4.8(a)にチャネル間干渉の接着剤の比誘電率へ の依存性をシミュレーションした結果を示す。本結果が示すように $|H_{INT}(\omega)| < -20$ dB を得 るためには、結合器が形成された FPC 材の比誘電率(ϵ_{r_FPC})が 3.2 の時、接着剤の比誘電率 (ϵ_{r_AD})を 2.2 < ϵ_{r_AD} < 4.9 の範囲内であればよいことが分かる。接着剤の厚み変動は通信距 離(d)変動を招き、特性インピーダンスを変化させてしまう。式(4.13)が満たされなくなり チャネル間干渉特性が悪化する。チャネル間干渉の通信距離に対する依存性をシミュレー ションした結果を図 4.8(b)に示す。 $|H_{INT}(\omega)|$ を-20dB 以下にするためには、通信距離(d) が 100µm の時に差動 100Ωになるよう VDC の線幅を設計した時、d が 65µm < d < 160µm 以内であればチャネル間干渉は十分に低いことが分かる。

最後にチャネル間干渉の位置ずれ耐性のシミュレーション結果を図 4.9 に示す。位置ず れが発生するとインピーダンス整合特性が悪化しアイソレーション特性が劣化する。シミ ュレーションによると、位置ずれ量が線幅方向では線幅の 0.6 倍に相当する 0.3mm 以下で あれば、また線路長方向では線路長の 0.2 倍に相当する 1mm 以下であれば、チャネル間干 渉特性|*H_{INT}(ω)*| は-20dB 以下であり 2 チャネル同時通信が可能である。



図 4.7 VDC の(a)設計データと(b)シミュレーション結果



図 4.8 チャネル間干渉のシミュレーション結果 (a)接着剤の比誘電率への依存性、及び(b)通信距離への依存性



図 4.9 チャネル間干渉位置ずれ耐性のシミュレーション結果 (a)線幅方向、及び(b)線路長方向

- 79 -

4.2.3 送受信機

VDC 用送受信機を図 4.10 に示す。携帯機器用途のため、送信電力を削減するべく 2.3 章 で述べたパルス型送信機を採用した。携帯機器内通信規格である MIPI-MPHY 規格では、 通信速度と消費電力が比例し電力効率が一定となるよう要求されている。パルス型送信機 ではデータの遷移時のみ一定幅を持ったパルスが送信される。従って通信速度に比例して 消費電力も比例し、電力効率を一定に保つことができる。受信機には基本受信機であるヒ ステリシスコンパレータを採用した。

図 4.10 (a)に示したように、印加されたシングルエンドデータ信号はまず CMOS インバ ータにより差動信号に変換され、CMOS 型駆動段にそれぞれ印加される。CMOS 型駆動段 の出力には CMOS スイッチが直列接続され、終端抵抗が並列接続される。駆動段は低イン ピーダンスになるように設計される。CMOS 型駆動段は駆動電圧状態に応じて時々刻々と インピーダンスが変化するため、CMOS 型駆動段単体では整合終端ができない。そのため CMOS 型駆動段は低インピーダンスになるよう設計し、終端抵抗により整合終端を行った。 スイッチにはデータ信号から作り出されたパルス波形が印加される。データ信号と時間 だけ遅延したデータ信号とで排他的論理和を取ることで、データが遷移した時のみパルス 波形が生成される。生成されたパルス波形により駆動段後段に直列接続された SW を駆動 することで、データ信号が 0 から 1 に遷移した時は上向きのパルスが生成され、1 から 0 に遷移した時は下向きのパルスが生成され出力される。データ遷移がないときは、出力段 のインピーダンスは高インピーダンス状態になり、終端抵抗のみで整合終端される。

図 4.11 に図 4.7 で示した VDC の設計データを使用したデータ送受信のシミュレーション結果を示す。通信速度は 2Gb/s であり、信号には PRBS 2⁷-1 を用いた。シミュレーションには 90nm CMOS プロセスを使用した。図 4.11 のシミュレーション結果では、Port1 からデータを送信し、Port3 で受信している様子を示している。Port2 からは干渉信号であるクロック信号を印加し、Port4 は同一の受信機を用いて終端されている。本シミュレーション結果が示すように、 |*H*_{INT}(ω)|が-20dB 以下と十分低いことから、Port3 には Port2 から印加されたクロック信号は殆ど現れておらず、Port1 から印加されたパルス波形のみが現れている。ヒステリシスコンパレータの閾値マージンは十分にあり、シミュレーション結果が示すように元の送信信号を正しく復元できていることが分かる。



図 4.11 送受信シミュレーション結果

4.2.4 実験結果

2 層 FPC 上に VDC を形成した(図 4.12)。材質はポリイミドであり、コア材の厚みは 50μm である。VDC 同士は接着剤により固着した。接着剤は主にポリエスタを主成分としており、 比誘電率はおよそ 3 であった。通信距離は合計 100μm となるよう、接着剤の厚みを調節した。

測定した S パラメータを図 4.13 に示す。接着剤で充填した場合と、空気層で充填した場合を比較した。送受信電極間に何も挟まず空気により充填した場合、FPC の比誘電率より低いため、Port1 から印加した信号は Port4 に漏れ出ている。一方、FPC の材質であるポリイミドの比誘電率に近いポリエスタ系の接着剤で充填した場合、S41 は-20dB 以下と殆ど漏れ出ていないことが分かる。従って式(4.12、4.13)が満たされ正しく VDC が形成されていることが分かる。

図 4.14 に試作したパルス型送受信機のチップ写真を示す。90nm CMOS プロセスを用い て試作した。送信機の面積は 72µm×240µm であり、受信機の面積は 21µm×140µm である。 本送受信チップには、図 4.10 に示した送受信機の前後段には図 4.3 に示した画像信号処理 用ブロック並びに SerDes 回路が配置されている。

駆動段の消費電力のデータレート依存性を調べた実験結果を図 4.15 に示す。パルス型駆動段を用いることで、データレートに依存して消費電力も変化し、電力効率は 1.4±0.07pJ/b とほぼ一定であった。最大 2.3Gb/s まで BER < 10⁻¹²以下で通信できた。また、パルス型送信を行うことで、SST 型送信機と比較してデータレートが 2Gb/s の時消費電力を 38%低減できていることが分かった。

最後に2 チャネル同時通信と1 チャネルのみの通信との比較実験を行った結果を図 4.16 に示す。図 4.16 が示すように両者のアイパターンには有意な差が無く、タイミングマージンは僅か3%しか劣化しないこと分かった。従って VDC により十分にチャネル間干渉が抑制されていることが分かる。



図 4.12 試作した VDC と測定系の写真



図 4.13 試作した VDC の S パラメータ測定結果



図 4.14 パルス型送受信機のチップ写真



図 4.15 消費電力及び電力効率のデータレート依存性の測定結果



図 4.162 チャネル同時通信の測定結果

これまでに報告されている他の近接通信技術[4-6]と性能比較した結果を表 4.1 にまとめ る。参考文献[4]では本提案技術と同様に、差動ベースバンド信号伝送とコモンモードのオ ン・オフ変調を用いて1つの結合器に2つの通信チャネルを持たせる手法が提案されてい る。しかし参考文献[4]で述べられているように、差動信号とコモンモード信号との間で強 い干渉が発生し、1通信チャネルのみの伝送時に比べて通信速度は55%劣化している。一 方、我々の提案する VDC では2 チャネル伝送時においても通信速度の劣化は無く、タイ ミングマージンが3%劣化したのみである。従って、性能劣化無く2つの通信チャネルを1 つの結合器で実現でき、面積利用効率を2倍高めることが可能となった。

	This work	Ref. [4]	Ref. [5]	Ref. [6]
プロセス	90 nm	180 nm	130 nm	65 nm
結合器	VDC	コイル	コイル	コイル
データレート (1リンクのみ)	2.3 Gb/s	5.5 Gb/s	1.2 Gb/s	2.5 Gb/s
2チャネル 同時通信	タイミングマージン 3%劣化 (@ 2.0 Gb/s)	データレート55%劣化 (2.5 Gb/s + 5 Mb/s)	1リンクのみ	1リンクのみ

表 4.1 性能比較

4.3 2 重伝送線路型結合器

図4.2 で示したモジュール型スマートフォンでのモジュール間データ通信に TLC 技術を 適用するにあたって、筐体越しに通信する必要があるため 5mm 程度の通信距離が必要で あり、加えて結合器小型化が強く求められる。4.2 章で述べた VDC は制御信号から高速な MIPI M-PHY まで様々な信号を通す用途には最適であるが、通信距離が延びるにつれ後述 のように結合器は大きくなる。加えて通信信号規格が MIPI M-PHY など1種類に限定され る用途では、2チャネル同時使用することがないため VDC の利点を活かすことができない。

そこでモジュール型スマートフォンやメモリカードと携帯機器との通信への応用を目 指し、小型結合器として2重伝送線路結合器を考案した。まず背景として通信距離延伸に よる従来結合器の課題点を明らかにする。その後、提案する2重伝送線路結合器の理論と 設計手法を述べ、最後に実験結果を述べて本章をまとめる。

4.3.1 従来結合器の課題

モジュール型スマートフォン応用に提案されている非接触インタフェースの方式には、 平板電極を用いた容量結合[1]、コイルを用いた磁界結合[4-6]、TLCを用いた電磁界結合が ある。図 4.17 にそれぞれの方式でシミュレーションした結果を示す。本シミュレーション では通信距離を 5mm に揃え、結合器に結合器と送受信チップを繋ぐ伝送路を模擬した 5cm の50Ω伝送路を接続して解析した。電極サイズはそれぞれ容量結合方式が2.8mm角の平板、 磁界結合方式が 15mm 直径の 1 巻きコイル、そして TLC が長さ 4mm×幅 1.5mm である。 送信機はいずれも差動 1Vppの 50Ω終端送信機であり、受信端は 50Ω負荷で終端した。容量 結合及び磁界結合は通信距離が数十μm と短い場合には、広帯域な通信特性を有し高速な 通信が報告されていた。しかしこの結果が示すように、容量結合方式及び磁界結合方式で は通信距離が 5mm に伸びると受信端における波形は大きく歪み、最大転送レートは 2Gb/s/link 以下に制限されている。これらはいずれも 1.3.1 章で述べたように、特性インピ ーダンスの不整合及びインダクタンスとキャパシタンスによる自己共振による帯域制限が 原因である。対して TLC はインピーダンス整合により信号反射を抑えているため、図 4.17 のシミュレーション結果が示すように広帯域特性を持つ[7]。2章で述べたように、結合度 は線幅と通信距離の比(W/d)で決まり、通信帯域は線路長Lでそれぞれ独立に決まる。従っ て通信距離を延伸し線幅 Wを太くしても、通信帯域は影響を受けない。

TLC の課題は、接続距離が長くなると占有面積が大きくなることである。2 章で述べた ように、TLC の結合度は電極幅(W)と接続距離(d)の比で決まる。典型的な設計例では、 d=1mm のとき W=0.5mm (W/d=0.5)である[7]。図 4.18 に W/d=0.5 を保ったまま d と W を変 えてシミュレーションした結果を示した。モジュール型スマートフォンで最大 5mm の接 続が必要なとき、W=2.5mm と大きくなる。加えて差動間での結合を無くし送受信電極間で の結合を高めるため、差動線路間は線幅の3倍離される。従って結合器全体の横幅は線幅 の5倍である 12.5mm になる。



図 4.17 各非接触インタフェース方式のシミュレーション結果比較



図 4.18 従来 TLC のシミュレーション結果及びレイアウト例

モジュール型スマートフォンで用いられる最小モジュールサイズは 20mm 角であるため、 これの半分以上を占めてしまう(図 4.18)。小さなモジュールにも結合器を配置できるよう に、小型の TLC が求められている。



4.3.2 2重伝送線路結合器の解析と設計

図 4.19 2 重伝送線路結合器

小型でかつ長い距離を接続できる 2 重伝送線路結合器(Two-fold transmission line coupler: T-TLC)を開発した(図 4.19)。T-TLC(図 4.19 (a))は、従来の TLC(図 4.19 (b))の半数の電極で 差動結合でき、結合器の幅を $5W_2$ から W_1 に小さくできる。また、T-TLC は従来の TLC より結合度が 9dB 大きく、電極幅(W_1)をより小さく設計できる。本項では T-TLC の解析と設計について述べる。

TLC では信号が印加されると二つの信号が受信端に現れる。後方結合信号(Backward coupling: BW)信号と前方結合信号(Forward coupling: FW)信号である(図 4.20)。2 章で述べたように、TLC では送信電極と受信電極は電界結合と磁界結合の両方を介して結合される。 電界結合によって受信端に生じる電流変化と磁界結合によって生じる電圧変化は、受信電極に両端に向かって伝送される。この時送信信号と反対方向に向かって伝送される信号成分が FW 信号である。 分が BW 信号であり、反対に送信信号と同じ方向で伝送される信号成分が FW 信号である。 従来の TLC では、BW 信号だけを通信に利用して、FW 信号は終端抵抗で捨てていた(図 4.20 (a))。一方新しく提案する T-TLC では、正入力 TXP の BW 信号と反転入力 TXN の FW 信号が強めあって正転出力 RXP に現れる(図 4.20 (b))。ある条件では FW 信号と BW 信号 は符号が逆になり、振幅は 0.8 倍程度である(図 4.20 (c))。BW 信号と FW 信号が強めあっ て受信端に現れるため、結合度は増大する。

- 88 -



図 4.20 従来 TLC 及び T-TLC における前方結合(FW)、及び後方結合(BW)のシミュレーション結果

FW 信号の極性は結合器電極間に存在するスペーサーの誘電率(ϵ_{r_spacer})に依存し、FW 信号の符号が BW 信号の反対となり互いに強めあうためには、スペーサーの誘電率(ϵ_{r_spacer})が基板誘電率(ϵ_{r_FR4})より低いことが必要である。2 章で示した解析式を基に、BW 信号の受信信号波形は、磁界結合の結合係数(K_L)と電界結合の結合係数(K_C)を用いて次のようにあらわされる。

$$V_{BW}(t) = \frac{(K_C + K_L)}{4} \left[v_{in}(t) - v_{in} \left(t - \frac{2L}{v_p} \right) \right].$$
(4.17)

ここで磁界結合の結合係数 K_L は単位線路長当たりの自己インダクタンス L_0 と相互イン ダクタンス L_m の比であり ($K_L = L_m/L_0$)、電界結合の結合係数 K_C は単位線路長当たりの全体 の容量($C_0 + C_m$)と相互容量 C_m の比である($K_C = C_m/(C_0 + C_m)$)。また $V_{in}(t)$ は結合器への入力波 形であり、L は結合器線路長、 v_p は媒質中の光の速さである。受信振幅は結合器線路長と 入力信号の立ち上がり・立下り時間 T_r によって決まる。2 章で述べたように、受信振幅を 最大化しかつ受信パルス幅を最小化するため、結合器線路長 L は $L = T_r v_p/2$ として設計され る。振幅が V_{TX_P} の信号が印加されたとき、BW 結合による受信振幅 V_{BW_P} は次の式で表さ れる。

$$V_{BW_P} = \frac{(K_C + K_L)}{4} V_{TX_P}.$$
(4.18)

- 89 -

同様に FW 結合による受信振幅 V_{FW P} は次の式で与えられる[8]。

$$V_{FW_{-P}} = \frac{(K_C - K_L)}{2} \frac{L}{v_p} \frac{V_{TX_{-P}}}{T_r}.$$
(4.19)

ここで L=T_rv_p/2 であるから、式(4.19)は次のように変形される。

$$V_{FW_{P}} = \frac{(K_{C} - K_{L})}{4} V_{TX_{P}}.$$
(4.20)

式(4.18)と(4.20)からわかるように、FW 信号の極性は電界結合 K_Cと磁界結合 K_Lの差に 依存する。正入力 TXP の BW 信号と反転入力 TXN の FW 信号が強めあうためには、K_C < K_L であればよい。基板材質や電極間に挟まれる材質の透磁率は殆ど一定であることから KL はほぼ一定であり、FW 信号の極性は Kc に依存する。Kc は電極間に挟まれる誘電体の比 誘電率(&r spacer)に依存するため、FW 信号の極性も誘電体の比誘電率に依存する。通信距離 (d)を 5mm、線幅(W)を 1.5mm、線路長(L)を 4mm とした T-TLC を用い、電極間に挟むスペ ーサーの比誘電率(Er spacer)を変えながらステップ応答をシミュレーションした結果を図 4.21 に示す。シミュレーション結果が示すように、スペーサーの比誘電率(& spacer)が基板材 の比誘電率($\varepsilon_{r ER4}$)より大きい場合、 K_C は K_L より強くなるため、FW 信号の極性は BW 信号 同様に正になる(V_{FW P}/V_{BW P}>0)。逆にスペーサーの比誘電率が低い場合、FW 信号の極性 は負になる($V_{FWP} / V_{BWP} < 0$)。従って、T-TLC において TXP の BW 信号と TXN の FW 信 号が互いに強めあうためには、スペーサー材の比誘電率が基板材の比誘電率より小さいこ とが必要になる。モジュール型スマートフォン用途の場合、電極間にはプラスチック製の ハウジングが存在する。ハウジングの厚みは薄く残った空間は空気で充填されるため、実 効比誘電率は基板材質に比べて十分低くなる。従って常に K_C < K_L となり、TXP の BW 信 号とTXNのFW信号は強めあう。



図 4.21 スペーサー比誘電率に対する前方結合の依存性シミュレーション結果

T-TLC では FW 信号の再利用による結合度増大に加え、差動間干渉がないため更に結合 度を高めることができる。従来の TLC で電極間隔を $3W_2$ にした場合、差動信号間の結合に より結合度が低下する。一方 T-TLC では、差動信号線は並走しないので、こうした干渉に よる結合度の低下がない。

FW 信号の利用と差動間干渉の除去により、同じ線幅で比較すると合計 9dB 結合度が 高くなるので(図 4.22(a))、同一の結合度を得るときには T-TLC は電極を従来の $W_2/d=0.5$ か ら $W_1/d=0.3$ に細くできる(図 4.22(b))。電極数の削減と結合度の増大の効果を合わせて、結 合器の全幅を $5W_2=12.5$ mm から $W_1=1.5$ mm に 1/8.3 に小さくできる。その上、T-TLC では 送受信チップ内で終端できるので、外付け抵抗が不要になり実装面積を更に削減できる。 位置ずれ耐性については従来の TLC と同様である。シミュレーションによると、受信振幅 が 10%減少するズレ量は、線幅方向に 1.2mm、線路長方向に 1mm である。筐体による位 置合わせ精度はよりも十分大きく、位置合わせ精度は問題とならない。

T-TLCの中心周波数と遮断周波数は線路長 L に反比例し、短いほど高域・広帯域になる。 最適な線路長 L は印加する信号の立ち上がり・立下り時間(T_r)で決まり、 $L=T_rv_p/2$ の時にパルス幅が最も細くなりかつ受信振幅は最大になる。今回立ち上がり時間 T_r が 40ps 程度であるため、L=4mmとした。d=5mm、W=1.5mm、L=4mmで、T-TLCの帯域は 16GHz である。図4.22(a)のシミュレーション結果が示すように、同じ線路長 Lでは従来のTLCとT-TLCは同等の帯域幅を持つ。



図 4.22 T-TLC 及び従来 TLC の(a)周波数特性、及び(b)W/d のスケーリング シミュレーション結果の比較

T-TLCのレイアウトについて述べる。単一伝送路の両端から信号を印加する構造のため、 伝送路の引き回しには工夫が必要となる。図 4.23(a)に示したように、伝送路を大きく迂回 させて T-TLC の電極両端に接続すると、配線が大きなループインダクタンスを持ち、実装 に必要な面積も大きくなってしまう。結果、図 4.23 のシミュレーション結果が示すように 自己共振を持ち帯域は制限される。ループを小さくするため、多層基板の最下層に結合器 電極を形成し上から 2 層目に GND プレーンを設け、最上層に IC を配置する構造を採用し た(図 4.23 (b))。ループが最小化されたことにより、ループインダクタンスも最小化され、 図 4.23 のシミュレーション結果が示すように広帯域特性を得られる。加えて全体のレイア ウト面積を最小化できる。

スルーホールビアの太さは結合器の特性に影響を与える。スルーホールビアは近傍にリ ターン電流の流れる GND プレーンが無く中空状態である。細いほど大きな寄生インダク タンスを持ち、結合器全体の帯域としては高域にピーキングを持つ形となる。シミュレー ション結果を図 4.24 に示す。スルーホールビアが細いほど低域側の結合度が減少し高域側 の結合度が増大する。スルーホールビアの寄生インダクタンスによりリンギングノイズが 生じる(図 4.24 (a))。本研究ではスルーホールビアを十分太いものを使用した。

GND プレーンはノイズの放射と外来ノイズの結合器への印加を抑制する。GND プレーンと結合器電極の距離 hを大きくするほど結合度を大きくできるが、h > 1.5mm ではあまり増大しない (図 4.25)。hを大きくするにつれて必要な基板厚は増大し、実装上の制約となる。従って本研究では h = 1.5mm とした。

最後に近接した伝送路と T-TLC 間の干渉を調べた(図 4.26)。このシミュレーションでは、 T-TLC の電極を形成した基板の同一層にノイズ源となるアグレッサの伝送線路を形成し た。アグレッサの伝送線路は線幅を 0.4mm とし、特性インピーダンスを 50Ωとするため直 下にグラウンドプレーンを形成した。シングルエンドモードとして動作し、データレート 3.2Gb/s、振幅 1V_{pp}の信号が伝送されていると仮定した。結合器の線路長方向(*X*方向)に向 かって信号は伝送される。従って、*X*方向にはあまり電磁界を放射せず、また近傍の伝送 路からも影響を受けにくい。2mm 以上距離を離せば、クロストーク強度は-50dB 以下であ り、1V_{pp} で近傍の伝送路が駆動されていても受信端に現れるノイズ振幅は 1mV_{pp}以下であ る。一方、線幅方向である *Y*方向には電磁界を放射し、また近傍の伝送路からも強く影響 を受ける。シミュレーションによれば、クロストーク強度を-50dB 以下に抑え近傍配線か ら受けるノイズを 1mV_{pp} 以下にするには、結合器線幅 *W*の3 倍以上離す必要がある。



図 4.23 伝送線路のループによる帯域減少のシミュレーション結果



図 4.24 スルーホールビアの影響のシミュレーション結果



図 4.25 GND との距離に対する結合度依存性シミュレーション結果



図 4.26 近傍伝送路と結合器間クロストークの距離依存性シミュレーション結果

4.3.3 実験結果

1.6mm 厚の 4 層 FR4 基板を使って T-TLC を試作した(図 4.27)。T-TLC の電極を 1 層目に 形成し、シールド用の GND プレーンを 1.5mm 離れた 4 層目に形成した。T-TLC の接続距 離を 5mm にして実験を行った。図 4.28 に測定した T-TLC の結合特性を示す。T-TLC と SMA コネクタは 7cm の 50Ω系伝送線路で接続されている。測定結果が示すように、広帯域な特 性が得られていることがわかる。 また TLC のインピーダンス整合により、 長い伝送路を繋 いでも反射はあまり起きておらず、ディップなどのない良好な特性が得られていることが 分かる。差動で信号反射を測定した結果(Sppu)を見ると、大きなディップが無く平坦な特 性が得られている。このためアンテナのように共振せず殆どの信号エネルギーが受信電極 あるいは送信機の終端抵抗に吸収されていることが分かる。単相での信号反射を見ると、 低周波領域では信号反射が少ないものの、高周波領域では-10dB 程度と大きくなってしま った。より厳密な TLC 部でのインピーダンス制御、スルーホールビア部でのインピーダン ス制御が必要であることが考えられる。差動結合特性 SpD21 は 15GHz で結合度が最大とな り、-15.8dB となった。T-TLC の伝送特性を評価するため、信号発生器(Pulse generator: PG) を用い NRZ 信号を発生させ、T-TLC に印加した。T-TLC の広帯域特性により、12Gb/s 通 信時においても ISI は発生していない。電圧方向にジッタがみられるが、これは信号反射 がわずかに存在するためである。上述のようにより厳密なインピーダンス制御により改善 できると考えられる。十分なアイ開口が得られているため、従来のヒステリシスコンパレ ータを用いることで容易に 12Gb/s で通信できることが期待できる。モジュール型スマート フォンでは前述のように、近傍に配置された GPS 受信機や LTE 送信機との相互干渉を抑 制する必要がある。新規開発した高 EMC 耐性送受信機について 5 章で述べる。T-TLC と 開発した高 EMC 耐性送受信機を組み合わせた評価結果についても5章で述べる。



図 4.27 T-TLC の試作品写真



図 4.28 T-TLC の測定結果

最後にこれまで報告されている近接通信の研究成果と比較を行った(表 4.2)。これまで報告されている最も通信距離が長い 5mm のコイル[4]と比較して、結合器の面積を 1/24 に小型化できた。参考文献[6]で報告されている、最も面積効率の良い結合器と同等の面積効率を達成した。参考文献[6]ではコイルを用いており通信距離に比例してコイル直径を大きくする必要がある。通信距離を 5mm に 5 倍に延伸すると、コイルの直径を 5 倍にする必要があり面積は 25 倍大きくなってしまう。そのため面積効率は 5mm²/1mm-distance に悪化する。今回開発した T-TLC は 5mm 通信時においても、面積効率は 1.2mm²/1mm-distance であり、4.1 倍面積効率が良い。従って従来の最先端の研究成果と比較して最も面積効率の良い結合器といえる。

	This work	Ref. [7]	Ref. [4]	Ref. [5]	Ref. [6]
結合器	T-TLC	TLC	コイル		
通信距離	5 mm	1 mm	5 mm	1 mm	1 mm
結合器サイズ	6 mm²	15 mm²	144 mm²	5.8 mm ²	1 mm²
面積効率 [mm²/1mm- distance]	1.2 (1/24)	15	28.8 (1)	5.8	1

- 96 -

4.3.4 本技術の応用展開及び今後の展望

本章で開発した T-TLC 技術を使うことで、プラスチック筐体越しに高速な通信を実現で きる。本章述べたモジュール型スマートフォンへの応用以外にも、無線給電と組み合わせ ることでより広いアプリーケーションに適用できる。例として液浸冷却型のハイエンドコ ンピュータ[9]への適用が考えられる。液浸冷却型のハイエンドコンピュータでは、モジュ ールごと液体中に沈めて冷却効率を向上している。一方、モジュールが液体中に沈められ ているため通信用コネクタにおける耐水性が課題となっている。本章で述べた T-TLC 技術 と無線給電技術[10]を組み合わせて従来のコネクタに置き換えることで完全密封でき、耐 水性の課題を解決できモジュールの信頼性を向上できる。無線給電用コイル内に TLC を置 いても性能劣化無く通信でき[7]、水中においても通信品質及び給電効率の劣化は僅かであ る[11]。

2016年現在携帯機器に要求されるデータレートは最大でも 6Gb/s であり 4.3.3 章で述べた T-TLC 技術で十分要求を満たすことが可能である。一方、携帯機器インタフェース、モジュール同士を接続する USB 用途では、1 章で述べたように高速化が強く望まれている。 2.2.2 章で述べたように、データレートは結合器線路長及び印加する信号の立ち上がり・立下り時間(*T*_r)に強く依存することから、高速化のためには立ち上がり時間を早くし線路長を短くする必要がある。3.2.4 章で検討したように、20Gb/s 動作には *T*_r=25ps 及び *L*=1.8mmとすればよい。

4.4 おわりに

携帯機器インタフェースに TLC を適用することでケーブルやコネクタを無くすことが できるため、実装コストを削減できる。また、モジュール型スマートフォンやメモリカー ドのようにモジュール同士の接続用途に TLC を用いた非接触インタフェースを適用する ことで、金属端子が無くなるため接続信頼性を向上でき防水性を向上できる。

携帯機器内部に TLC を適用するにあたって、結合器の面積が大きいことが課題となって いた。本章では省面積化技術として 2 つの技術を提案した。1 つは VDC による、2 チャネ ル同時通信技術である。方向性結合を利用することで、1 つの結合器で 2 つの信号伝送が できるようになり、面積効率を 2 倍に高めることができる。複数の信号規格が用いられる 携帯機器内部での通信に最適である。4.2 章では VDC の解析と設計技術を述べた。また省 電力でパワースケーラブルな送信機であるパルス送信機と合わせて評価を行った。VDC は FPC 上に形成し、通信距離 0.1mm のとき大きさは 5mm×2.25mm であった。ポリエスタを 主成分とする接着剤で FPC 間を充填したところ、チャネル間干渉を-20dB 以下に抑制する ことができ、VDC1 つで 2 チャネル同時通信ができた。2Gb/s のデータとクロック信号を同 時伝送したところ、1 つの信号のみを伝送するときに比べてタイミングマージンは僅か 3% しか減少せず、BER と通信速度は劣化しないことを実験で示した。2 チャネル同時通信時 における BER は 10⁻¹² 以下であり、通信の電力効率は 2.3Gb/s 伝送時に 1.47pJ/b であった。 性能劣化なく 2 つの通信を 1 つの VDC で伝送できた。

もう1つは前方結合と後方結合を足し合わせることで小型長距離接続化を達成した、

T-TLC である。前方・後方結合の両方を用いることで結合度を高め、電極数を半数に削減 することで、結合器面積を従来の TLC に比べ 1/8.3 に削減した。5mm まで通信できたこと から、筐体越しに通信する必要があり長距離な伝送が求められるモジュール同士の接続に 向く。T-TLC における前方結合と後方結合の解析を行い、設計手法について述べた。1.6mm 厚 FR4 基板上に T-TLC を形成して実験を行った。5mm 通信に必要な結合器サイズは 4mm ×1.5mm であり、最大-15.8dB の結合度が得られた。従来のコイルを用いた通信に比べ、 同通信距離(5mm)において結合器サイズを 1/24 に削減できた。T-TLC の伝送特性を評価す るため、PG を用い NRZ 信号を発生させ T-TLC で伝送したところ、12Gb/s 通信時において も ISI は発生せず信号反射も発生しなかった。従来のヒステリシスコンパレータを用いる ことで容易に 12Gb/s で通信できることを示した。モジュール型スマートフォンへの T-TLC 適用には、近傍に配置された GPS 受信機や LTE 送信機との相互干渉を抑制する必要があ る。高 EMC 耐性化送受信機と組み合わせた評価結果については 5 章で述べる。
第4章 参考文献

- [1] Google Inc. "Project ARA Module Developers Kit," May 2014.
- [2] T. Takeya and T. Kuroda, "Transmission line coupler design and mixer based receiver for dicode partial response communications," *IEICE Trans. Fundam.*, vol. E96-A, no. 5, pp. 940– 946, May 2013.
- [3] E. Bogatin, Signal and Power Integrity-Simplified, 2nd Edition. New York City, NY: Pearson Education Inc., Nov. 2013.
- [4] K. Hijioka, et al., "A 5.5 Gb/s 5mm Contactless Interface Containing a 50 Mb/s Bidirectional Sub-Channel Employing Common-Mode OOK Signaling," in *IEEE International Solid-State Circuits Conference, Dig. Tech. Papers*, pp. 406-407, Feb. 2013.
- [5] H. Cho, et al., "A 1.2 Gb/s 3.9 pJ/b, Mono-Phase Pulse-Modulation Inductive-Coupling Transceiver for mm-Range Board-to-Board Communication," in *IEEE International Solid-State Circuits Conference, Dig. Tech. Papers*, pp. 202-203, Feb. 2013.
- [6] S. Kawai, H. Ishikuro, and T. Kuroda, "A 2.5Gb/s/ch Inductive-Coupling Transceiver for Non-Contact Memory Card," in *IEEE International Solid-State Circuits Conference, Dig. Tech. Papers*, pp. 264-265, Feb. 2010.
- [7] T. Takeya, et al., "A 12Gb/s Non-Contact Interface with Coupled Transmission Lines," in IEEE International Solid-State Circuits Conference, Dig. Tech. Papers, pp. 492-493, Feb. 2011.
- [8] S. H. Hall and H. L. Heck, Advanced Signal Integrity for High-Speed Digital Designs. Hoboken, NJ, USA: Wiley, 2009.
- [9] T. Endo, et al., "TSUBAME-KFC: a Modern Liquid Submersion Cooling Prototype towards Exascale Becoming the Greenest Supercomputer in the World," in Proc. IEEE International Conference on Parallel and Distributed Systems (ICPADS), pp. 360-367, Dec. 2014.
- [10] K. Tomita, et al., "1-W 3.3-16.2-V boosting wireless power transfer circuits with vector summing power controller," *IEEE J. Solid-State Circuits*, vol. 47, no. 11, pp. 2576–2585, Nov. 2012.
- [11] A. Kosuge, et al., "An Inductively Powered Wireless Solid-State Drive System with Merged Error Correction of High-Speed Wireless Data Links and NAND Flash Memories," IEEE J. Solid-State Circuits, vol. 51, no. 4, April 2016.

第5章 高 EMC 耐性送受信機技術

5.1 はじめに

1章で述べたように、TLC を広範な用途に適用するためには EMC 耐性向上が不可欠で ある。携帯機器や車載機器では、GPS といった高感度の無線受信機に影響を与えないよう EMI を低減することが強く求められている。一方、非接触通信では結合器から電磁波を放 射して通信するため、EMI は通常の有線通信より増大する。携帯機器では近傍に Wi-Fi や LTE の無線送信機が配置され、それらのアンテナからは 30dBm といった強い電波が放射さ れる。こうした無線通信の電波が結合器に印加しても通信エラーが発生しないよう強い EMS 耐性が求められる。車載用途においても、雷などによるサージ電流や、エンジン駆動 用インバータなどから強力な電磁波が放射される。ノイズ受けても通信障害を引き起こさ れないことが要求される。一方、非接触インタフェースでは結合器を介して無線で通信す るため、受信振幅は通常の有線送受信機に比べ1桁小さく、印加するノイズに対して脆弱 である。加えて結合器はアンテナとして動作するため、外部からのノイズを拾いやすい。 従って、携帯機器や車載機器に適用するにあたっては、EMC 耐性を改善し CISPR や ISO で定められた法規制[1-2]を満たすことが課題となる。

本章では EMC 高耐性化技術として、2 つの技術を述べる。1 つは逓倍マンチェスタ符号 であり、要求される通信速度は結合器帯域に比べ低いものの、より厳しい法規制への準拠 が求められる車載 LAN 用途に最適である。逓倍マンチェスタ符号により、信号成分は規 制の緩い高周波領域に変調されるため EMI に関する法規制を満たせる。また、受信機側で 同期受信及び多数決フィルタリングを行うことで、ノイズにより生じたエラービットを除 去できノイズ耐性を向上できる。周波数帯域利用効率は 1/5 に悪化するが、車載 LAN 用途 で要求される通信速度は TLC の持つ周波数帯域より 1 桁低いため問題とならない。5.2 章 では逓倍マンチェスタ符号のほかに、車載 LAN への TLC 適用可能にするクリップ型結合 器も合わせて述べ、TLC の車載 LAN 応用における利点と上記要素技術を 5.2 章で述べる。

もう1つはバイフェーズパルス送受信機であり、高速かつ高い EMC 耐性が求められる 携帯用途に最適である。逓倍マンチェスタ符号を用いた高 EMC 耐性送受信機は信号を逓 倍周波数にアップコンバートする必要があり、携帯機器用途で要求される 6Gb/s の通信速 度を達成するには 30GHz といった非常に高い周波数にアップコンバートする必要がある。 全ての回路を CML 型に構成する必要があり、電力効率は著しく悪化し低電力化要求の高 い携帯機器用途に向かない。本章では新しく開発したバイフェーズパルス信号を用いた高 EMC 耐性送受信機について述べる。毎クロックごとにデータ送信を行い、受信機側で同期 受信することでノイズ耐性を高めた。ノイズが印加した波形から正しくクロックを復元す るため、エッジ計数型 CDR を新規開発した。ノイズが印加すると1クロックサイクル中 のデータエッジ数が増大する。そこで1クロックサイクル中のデータエッジ数を検出し、 ノイズが印加したかどうかを識別する。ノイズが印加したデータはクロック復元に利用し ないことで、ノイズ耐性を高めた。4.3 章で述べた T-TLC 技術と合わせ、モジュール型ス マートフォンへの適用例を示しながら本技術の詳細を 5.3 章で述べる。最後に実験結果を 述べ、5.4 章で得られた知見をまとめる。

5.2 逓倍マンチェスタ符号を用いた車載 LAN 用

高 EMC 耐性送受信機

本章では TLC の車載 LAN 適用を目指し、逓倍マンチェスタ符号による高 EMC 耐性化 技術について述べる。まず 5.2.1 章で従来車載 LAN の課題、続く 5.2.2 章で TLC を車載 LAN に適用する利点を述べる。5.2.3 章では従来送受信機の EMC 耐性上の課題を述べ、5.2.4 章 で逓倍マンチェスタ符号送受信機、5.2.5 章で高ノイズ耐性 CDR を述べる。5.2.6 章では車 載 LAN 用の TLC であるクリップ型結合器とその設計法を述べ、5.2.7 章で試作品を用いた 実験結果を述べる。

5.2.1 従来車載LANの課題

自動車に搭載される電子機器は目覚ましく発展している。一方、電子機器を繋ぐ車載 LANには2つの課題が存在する。1つは配線重量の増大による燃費悪化である。車載機器 の高性能化・多機能化が進んでおり、搭載される電子機器(Electrical control unit: ECU)・セ ンサーの個数が飛躍的に増大しているため、車載 LAN の配線の総長・配線重量は増大を 続けている。2015年時点で車両1台あたりに搭載される ECU の個数は 100 個以上であり、 ワイヤーハーネスの重量は30kgにも上る[3]。配線長増大の原因の1つはコネクタである。 従来の機械式コネクタに振動が加わると、電極同士が離れ瞬断と呼ばれる通信障害が生じ ていた。瞬断を防ぐため、コネクタは重厚な保護素子により保護・車体に固定される。保 護機構付きのコネクタは大きく重いため、ジャンクションボックスという形で集約されて いる。従って、隣同士の ECU やセンサーを繋ぐ場合においても、ジャンクションボックス まで配線を延伸する必要があり、配線重量を増大させる要因となっていた(図 5.1)。

もう1つの課題は通信速度の制約である。自動運転や更なる高機能化を達成するため、 車載LAN に要求される通信速度は年々上昇しており、100Mb/s 以上のデータレートが求め られている[4]。しかし、車載LAN の通信速度は劣悪な信号環境のため、通信速度は数 Mb/s 以下に制限されている。車載LAN では配線を簡素化し重量を削減するため、マルチドロ ップバス構造が使用されている[5-6]。しかし、1 章で述べたように、信号分岐点において インピーダンス不整合が発生し、信号反射により通信速度は 2Mb/s 以下に制限されている [7]。ECU に搭載される送受信機は十分な静電保護耐性が求められている[6]。そのため、 通常 ECU には多量の ESD 保護素子が搭載されている[8]。しかし、ESD 保護素子が多いほ ど、出力ノードにつく寄生容量も大きくなり、車載用途では数十pFもの寄生容量がつく[9]。 大きな寄生容量とマルチドロップバス構造に起因する信号反射により、通信速度は制限さ れている。



図 5.1 機械式コネクタとジャンクションボックスを用いた従来車載 LAN



図 5.2 TLC を用いた非接触車載 LAN

5.2.2 TLCを用いた非接触車載LAN

従来のコネクタに代わり、各信号分岐点に TLC を用いることで、最短距離で配線でき配 線重量を削減することができる(図 5.2)。非接触であるという特性上、振動が加わり多少通 信距離が変動したとしても瞬断は起きない。従って保護機構を簡略化することができるた め、コネクタのサイズ・重量を軽減することができる。またジャンクションボックスを用 いず、配線途上で分岐を任意の箇所に設けることができる。従って配線距離を最短化する ことができるため、配線重量を大きく削減することができる。3 章で述べたように、TLC を用いてマルチドロップバスを構成しても、信号反射がないため通信速度を向上できる。 加えて DC 成分を通さないので、DC 短絡事故が LAN 全体へ波及しない。AC 接続である ため、異なる電源電圧下・異なるグラウンドレベル下の ECU でもアイソレータを用いずに 接続でき、コストを削減できる。電気的に絶縁されており、電極露出がないため静電破壊 の恐れもない。静電保護素子を削減でき、出力ノードにつく寄生容量を大幅に削減できる。 一般的に車載 LAN に用いられている D-sub コネクタと比較して 50%以上の軽量化が期待 できる。 配線長削減の効果は元のバス構造に依存する。現在広く使用されているバス構造は図 5.3 (a)に示した直線型と図 5.3(b)に示したスター型である[5、7]。これはジャンクションボック スが大きく車体に固定する必要があるため、配置場所が限られているためである。それぞ れの ECU が等間隔(X)で配置されているとした場合、総配線長はそれぞれ 55X、30X になる。 一方、TLC を用いた場合、合計の配線長は 9X になる。一般的なワイヤーハーネスの重量 のうち、信号線が 35%を占め、3%を信号線用コネクタが占める。そのため、元のバス構造 が直線型であった場合、83%以上の信号配線を削減でき、ワイヤーハーネス全体で 30%以 上の重量を軽減できる。一般的な中型車は 1200kg 程度であり、そのうちワイヤーハーネス の重量は 30kg 程度である[10]。従って、TLC を用いることにより 9kg の重量削減効果が得 られ、燃費を 0.5%向上できる[11]。同様に計算すると、スター型ではワイヤーハーネス全 体の内、25%重量を削減でき燃費を 0.4%向上できる。



図 5.3 (a-b)従来車載 LAN と(c)TLC を用いた非接触車載 LAN との比較

車載 LAN ではすべての ECU 同士が通信する必要のある、マルチマスタ接続方式が一般 的である。そのため、第3章で述べた BD-TLC を適用した。車載 LAN では基板配線では なく、ツイストペアケーブルが使用される。従来の TLC は基板上に形成された。ツイスト ペアケーブルに適用できる新規形状が必要となる。ツイストペアケーブルに適用可能なク リップ型結合器(Electromagnetic clip connector: EM-Clip)を開発した。5.2.4章で詳述する。

TLC を車載 LAN に適用するにあたっての課題は EMC 対策である(図 5.4)。車載用途で はインバータやモータ、雷などのサージ電流などによって、受信端に 1V 近い大きなノイ ズが発生する。一方で、TLC を通過した信号は受信端において 100mV まで低下する。こ うしたノイズが発生する状況下においても十分に通信が行えるよう、高い EMS 耐性を持 つことが要求される。車載機器の誤作動は致命的な事故につながりかねない。従って誤作 動を防ぐため、車載機器には誤作動の原因となる EMI を十分小さく抑えることが求められ ている。車載機器は EMS に関する規格である ISO 11452-4[1]、及び CISPR が定める EMI に関する規格である CISPR 25[2]を満たす必要がある。

5.2.3 章では従来方式の NRZ 符号を用いた送受信機における課題と、開発した逓倍マン チェスタ符号化方式及び送受信機について述べる。



図 5.4 車載 LAN に要求される EMC 耐性

5.2.3 NRZ符号を用いた従来送受信機の課題

従来用いられてきたTLCの送受信機はノイズ耐性に優れない。図5.5に2章で述べたTLC 向けの従来送受信機構成を示す。2章で述べたように、TLC はバンドパス特性を持つため、 受信波形は送信信号が微分された波形になる。従って積分作用を持つヒステリシスラッチ により元のNRZ 信号に復元することができる。上述の送受信機は高速・低消費電力動作が 可能であるため広範な範囲で利用されているが、ノイズに対して脆弱であるため車載 LAN に向けた受信機として用いることはできない。ISO により定められた規格では、最大 400MHz 30dBm のノイズが印加された時でもエラーなく通信することが求められている。 一方、30dBm ものノイズが印加すると、受信端には電源電圧に匹敵するほど大きいノイズ が現れる。図 5.6 に受信端におけるノイズ振幅の実測結果を示す。ノイズはコモン信号と して受信端に現れる。ノイズの低周波成分は TLC の低域遮断特性により減衰するが、 100MHz 以上の高周波成分は 1Vpp 以上の振幅を持っていることが分かる。こうした大振幅 のノイズは受信機を飽和させ信号を歪ませる。図 5.7 に典型的な差動アンプのノイズ振幅 (V_N)・差動ゲイン特性(A_{Diff})を示す。ノイズ振幅がある程度以上より大きくなると、アンプ は飽和してしまい差動ゲインは劣化する。信号周波数と同程度のノイズ信号が印加すると、 1つの信号を受信している間に差動ゲイン(Apiff)が劣化し受信パルスは歪む(図 5.8)。従って 図 5.9 のシミュレーション結果が示すように、従来の NRZ 符号を用いた通信ではエラー無 く通信することができない。ノイズ耐性の向上が不可欠となる。



図 5.5 NRZ 符号を用いた従来 TLC 用送受信機



図 5.6 受信端におけるノイズ振幅の測定結果



図 5.8 アンプ飽和による受信波形歪みのシミュレーション結果



図 5.9 ノイズ印加時における NRZ 符号を用いた従来送受信機のシミュレーション結果



図 5.10 逓倍マンチェスタ符号を用いた提案送受信機のシミュレーション結果

- 108 -

5.2.4 逓倍マンチェスタ符号送受信機

ノイズ耐性向上のため逓倍マンチェスタ符号化方式を考案した。ブロック図及びシミュレ ーション波形を図 5.10 に示す。元の NRZ 符号のデジタルデータ信号に対して N 倍高速な クロックを用いてマンチェスタ符号化を行う信号方式である。このように行うことで 1bit のデジタル信号は N 個のパルスとして伝送される。仮にノイズが印加し受信波形が歪みエ ラービットが発生してしまったとしても、受信機側で多数決を取ることによりノイズを除 去できる。

ここで逓倍マンチェスタ符号化方式のエラー訂正能力を解析し、逓倍クロック信号の周 波数(f_{CLK})の満たすべき条件を求める。先ほど述べたように、一般的な差動アンプに大振幅 のコモンモードノイズが印加すると、一定以上の振幅の点において飽和してしまい差動ゲ イン A_{diff} は劣化する(図 5.11 (a))。従って図 5.11 (b)のようにノイズ振幅の頂点で差動波形は 歪み、f_N 周期でエラービットが発生する(f_N はノイズ周波数)。一方逓倍マンチェスタ方を 使うことで、1bit のデジタルデータが複数のパルス波形となって伝送され受信側では多数 決論理を行うことでエラービットは除去される。従ってノイズ発生周期(f_N)が逓倍クロック 周波数(f_{CLK})の 1/2 未満であればエラービットは除去される。この関係は次式で表される。

$$f_N < \frac{1}{2} f_{CLK}.$$
(5.1)

ISO で規定される最大ノイズ周波数は 400MHz であるから、式(5.1)より逓倍クロック周波 数(f_{CLK})は 800MHz 以上であれば良いことがわかる。

逓倍マンチェスタ符号を用いることで、後述のように信号スペクトラムをアップコンバートできるため EMI の問題も解決できる。逓倍クロック周波数(fclk)と逓倍数 N は EMI の 要求により定まる。まず逓倍クロック周波数(fclk)、逓倍数 N と信号スペクトラムの関係を 明らかにする。逓倍マンチェスタ符号はクロック波形を搬送波とした位相変調とみなせる。 従って、時間波形 s_M (t)は次式で表される。

$$s_M(t) = \frac{2}{\pi} \sum_{k=1}^{\infty} \frac{\sin\{(2k-1)\omega_{CLK}t + \pi * d(t)\}}{2k-1}.$$
(5.2)

ここで、*d*(*t*)は符号化前のデジタルデータのビット列、ω_{CLK}は逓倍クロック波形の角周波 数である。ここで m(*t*)を式(5.3)ように定義すれば、式(5.4)を得る。

$$m(t) = \cos\{\pi * d(t)\},$$
 (5.3)

$$s_M(t) = \frac{2}{\pi} \sum_{k=1}^{\infty} \frac{m(t)}{2k-1} \{ \exp(j(2k-1)\omega_{CLK}t) + \exp(-j(2k-1)\omega_{CLK}t) \}.$$
(5.4)

従って式(5.4)をフーリエ変換することで、周波数スペクトラムの式 S_M(ω)を得る。

$$S_M(\omega) = \frac{2}{\pi} \sum_{k=1}^{\infty} \frac{1}{2k-1} M(\omega - (2k-1)\omega_{CLK}).$$
(5.5)

ここで *M*(*ω*)は *m*(*t*)をフーリエ変換したものであり、*m*(*t*)は基のデジタルデータ *d*(*t*)に対し て線形に対応する(*d*(*t*)=0 なら *m*(*t*)=1、*d*(*t*)=1 なら *m*(*t*)=-1)ため、Sinc 関数になる。従っ て、式簡単化のため高調波成分を除くと次式のようになる。

$$S_M(\omega) = \frac{4}{\pi(\omega - \omega_{CLK})} \sin\left\{\frac{N(\omega - \omega_{CLK})}{2f_{CLK}}\right\}.$$
(5.6)

式(5.6)が示すように、逓倍マンチェスタ符号のスペクトラムは、位相変調同様、元のデジ タルデータが持つスペクトラムを逓倍クロック周波数に変調した形状を取り、逓倍数 N が 大きくデータレートが低いほどスペクトラムは狭帯域になる。CISPR ではテレビやラジオ、 携帯に使われる 50MHz から 1GHz の周波数帯域で不要輻射が厳しく規制されている[2]。 一方 1GHz 以上は車載機器に適用される例が少ないため、規制は緩い。今回 GPS で使用さ れる 1.23GHz 及び 1.58GHz を避け、f_{CLK} = 1.4GHz とした。逓倍クロック周波数 f_{CLK} を 1.4GHz で固定にし、複数の逓倍数の場合におけるスペクトラムをシミュレーションした結果を図 5.12 に示す。N=3 の場合では広帯域にわたって信号成分を持つことから、GPS 帯に干渉し てしまう。一方 N を大きくすると通信速度が低下する。今回転送速度の向上と実装の容易 さも考慮し N=5 とした。1.4GHz の時の通信速度は 280Mb/s である。



図 5.11 ノイズ印加による差動ゲイン劣化及びエラービットの発生



図 5.12 逓倍マンチェスタ符号のスペクトラムシミュレーション結果

- 110 -

図 5.13 に逓倍マンチェスタ符号を用いた送受信機の回路図を示す。マンチェスタ符号 化は排他的論理和により実現される。送信機には電力を削減するため電圧モード送信機を 使用した。受信機はアンプ、ヒステリシスコンパレータ、そして後述する CDR により構 成される。ヒステリシスコンパレータは2章で述べたものと同様、CML型を採用した。初 段アンプにはクロスカップル型のアンプを用いた。M1、M2のクロスカップル対を用いる ことで差動信号に対してはゲインが大きくなり同相信号に対してはゲインが減少する。ノ イズ信号を低減するため、フィードバックループには RC による HPF を挿入した。これに より 1.4GHz 帯では 15dB 程度と大きなゲインを持つが、400MHz 以下のノイズ信号に対し ては 0dB 以下と減衰させる効果を持つ。

NRZ 符号を用いた従来の送受信機と比較し、逓倍マンチェスタ符号を用いた送受信機は 強 EMC 耐性を持つものの、2 つの欠点を持つ。1 つは周波数帯域の利用効率が 1/N に劣化 してしまうことである。たとえば、逓倍クロック周波数が 1.4GHz であり N=5 のとき、逓 倍マンチェスタ符号を用いた場合得られる通信速度は 280Mb/s である。対して、NRZ 符号 を用いた場合は1.4Gb/sの通信速度を得られる。一方、5.2.2章で述べたように車載 LAN に 要求される通信速度は最大でも 100Mb/s である。これは TLC の帯域に比べて 1/10 以下に 低い。加えて、TLC を適用することで信号反射を抑えることができ、より高周波の信号を 逓倍クロックとして用いることができる。従って車載 LAN 用途においては、TLC と組み 合わせることにより、上述の周波数帯域利用効率悪化を回避できる。もう一方の欠点は、 電力効率が悪化してしまうことである。同データレートの NRZ 符号を用いた送受信機と比 較し、逓倍マンチェスタ符号送受信機は N 倍高速に動作するため消費電力が増大する。一 方、送受信機の内もっとも消費電力の大きい回路は駆動段である。TLC により駆動段に対 し直列に抵抗が接続されるため、動作周波数に依らず定常電流を消費する。また、受信機 のヒステリシスコンパレータ及び増幅段も CML 型の回路であり、定常電流を消費する。 従って、逓倍マンチェスタ符号を導入してN倍高速に動作させても、電力消費はN倍に増 大しない。シミュレーションによると、N=5 の時、NRZ 符号送受信機に比べ逓倍マンチェ スタ符号送受信機の1ビット当たりの電力は1.4倍にしか増大しない。



図 5.14 相関器を用いたクロック復元回路ブロック図

- 112 -

5.2.5 相関器を用いた高ノイズ耐性CDR

5.2.4 章で述べた逓倍マンチェスタ符号化法により、データに関しては強ノイズ耐性を得 ることができる。一方、クロック伝送に関しては別途対処が必要となる。車載 LAN シス テムでは信号線本数を減らし軽量化するため、またクロック線を削減しノイズ放射を低減 する目的のため、受信データからクロックを復元するクロック埋め込み伝送方式を採用し ている。そのため、ノイズにより歪んだ受信波形からクロックを復元する必要がある。1 つの方法は、従来のアナログ CDR 内のフィードバックループに、ローパスフィルタなど の平均化フィルタを導入することである。この手法は従来のアナログ CDR に平均化フィ ルタを挿入するだけで実装できるため、容易に実装できるメリットがある。しかし 10MHz から 400MHz という低周波ノイズを取り除くには、十分遮断周波数の低いローパスフィル タが必要となる。低い遮断周波数のローパスフィルタは追従能力の劣化及びロックレンジ を狭めてしまう。また、ローパスフィルタ実現のためには大きなオンチップ容量が必要に なり、面積の増大を招く[12]。加えて、ノイズの重畳した信号が直接位相比較器に注入さ れるため、雑音によりジッタノイズが増大してしまう[13]。一方、デジタル CDR はノイズ 耐性に優れ、同期も早いという特長がある[13]。全てデジタル回路で構成されるため、電 カやレイアウト面積も増大しない。マルチレベルのデジタル CDR に平均化フィルタを導 入することで、ノイズの重畳した受信信号から正しい位相を復元できる。しかしアナログ CDR 同様、追従能力の劣化及びロックレンジ狭帯域化を引き起こしてしまう。

ノイズにより歪んだ受信波形から正しくクロックを復元するため、相関器を用いた CDR 回路を開発した (図 5.14)。クロック復元は次のように行われる。まず送信機は同期用のプ リアンブルビットを送信する。プリアンブルビットは連続した同一符号ビット列(たとえ ば'11...1')である。同一符号ビットに対して逓倍マンチェスタ符号をかけると、逓倍クロッ ク波形になる。これを利用し、受信側で生成された逓倍クロックをテンプレートとして相 関度を計算する。テンプレートが'0'の間、相関器出力をオーバーサンプル・足し合わせる ことで、相関度(ΣQ_i)を計算する。ノイズにより波形が歪んだり、位相差があると相関度 は低下する。従って、相関度がもっとも高くなる位相が最適な位相となる。テンプレート の位相をずらしながら相関度の計算を繰り返すことで、最も相関度の高い位相を探索し、 相関度が最も高い点でロックする。あらかじめ相関度の下限を閾値として決めておき閾値 を下回った場合はその位相でロックしないようにすることで、ノイズにより誤った位相で ロックすることを防ぐことができる。

図 5.15 に提案する相関器を用いた CDR 回路図を示す。ヒステリシスコンパレータの出 カとローカルに生成された逓倍クロック (*Template*) を反転させた信号を相関器である OR ゲートに印加する。OR ゲートの出力をオーバーサンプルし、各値を足し合わせることで 相関度(*2Q*_i)を計算する。オーバーサンプル用多相クロックは縦続接続された遅延器により 生成した。図 5.16 に相関度(*2Q*_i)のシミュレーション結果を示す。伝送路に 30dBm、400MHz のノイズを印加した時と、印加しない時で比較を行った。ノイズが与えられると、V_{HYS} は 波形が歪み正しく復元されない状態になる(*T*₁)。この場合、相関度(*2Q*_i)は全位相で低い値 になる。この時あらかじめ設定しておいた閾値(たとえば 15 bit)を下回っているため、本計 算結果は破棄し位相制御には使用しない。一方、ノイズが印加していても影響が少ない点 (T_2) では、相関度(ΣQ_i)はノイズが無い信号とほぼ同様の値になる。従って T_2 の点における 計算結果を用いることで位相を正しく復元できる。逓倍マンチェスタ方式では式(5.1)が満 たされていれば、波形歪みのない時間領域 T_2 は受信信号に対して50%以上の頻度で現れ る。従って最低でも2回以上相関度の計算を繰り返すことで、ノイズの影響を最小限に抑 えて正しく位相復元を行うことができる。





図 5.16 相関度のシミュレーション結果

5.2.6 電磁界結合クリップ型コネクタ

車載 LAN ではツイストペアケーブルが伝送媒体として用いられる。一方、これまでの 章で述べてきた TLC はいずれも基板配線で形成されており、このままではツイストペアケ ーブルに適用できない。そこでツイストペアケーブルに対応した結合器として、半円筒状 の電極を持った電磁界結合クリップ(EM-Clip)型結合器を開発した。FR4 材の台座に形成さ れた溝にそって半円筒状の電極が形成され、ツイストペアケーブルと近接場電磁界を介し て電気的に結合する。電極はツイストペアケーブルを覆うようにして対向されているため、 同軸ケーブルの芯線と外縁導体のように被膜の上からでも強く結合する。従来の TLC と同 様に、Port1 から入力された信号の一部分が近接場電磁界を介して後退波となり Port3 に伝 送される。本項では提案する EM-Clip の設計理論について述べる。

EM-Clip の設計パラメータは 5 つあり、結合器線路長 L、電極直径 D、通信距離 d、差動 電極間 S、そして円筒状の電極中心角 θ である (図 5.17)。結合器線路長 L は従来の TLC 同 様、EM-Clip のバンドパス特性を決める。2 章で述べたように、結合器の持つ帯域は線路 長 L に反比例し、短い線路長ほど高い中心周波数と広い帯域幅を持つ。5.2.4 章で述べたよ うに、逓倍マンチェスタ符号化によりデータ信号は 1.4GHz の信号に変調されているため、 EM-Clip の中心周波数も 1.4GHz となるように線路長 L を 20mm とした。



図 5.17 電磁界結合クリップ型コネクタ

結合器の結合度は円筒状電極の中心角 θと通信距離 d により決まる。結合器の結合度 K は円筒状の電極とケーブルの芯線との間に相互キャパシタンス C₂₁ と結合器電極と外部導体とのキャパシタンス C₁₁によって決まり、最も単純なモデルでは次式で表される。

$$K = \frac{C_{21}}{C_{11} + C_{21}}.$$
(5.7)

中心角 θ を大きくするほど、 C_{21} は増大し結合度は増加する。図 5.18 に様々な中心角 θ における結合度のシミュレーション結果を示す。図 5.18 が示すように、結合度は中心角 θ に対して非線形で増大し θ =180°以降は結合度上昇が緩やかになる。これは中心角の増大に伴って電極面積が増大し C_{21} が増大する一方、電極面積増大に伴って C_{11} も増大するためである。 θ =180°以上の場合、電極の開口が少なくなりツイストペアケーブルに対して EM-Clipの取り付けと取り外しが困難になる。従って電極の中心角 θ =180°とした。

結合度の調節は通信距離 d により行う。通信距離 d は使用するケーブルの芯線径 D_{cable} と電極直径 D、及びケーブルと電極間の隙間で定まる。図 5.19 に通信距離 d に対する結合 度のシミュレーション結果を示す。本結果が示すように、通信距離 d に対して結合度は線 形に変動する。電極面積は一定であるため C_{11} は一定であるが、 C_{21} は通信距離 d の増大に 伴って線形に減少するためである。3 章で議論したように、結合度が強すぎると近傍の結 合器に信号エネルギーの大部分が吸収され、遠端の結合器に信号が伝播しない。従って結 合度は適切な範囲に抑える必要がある。車載 LAN では 10 個程度の ECU をバス接続する 必要がある[6]ので、結合度は 1/10 である-10dB 程度となるよう調節した。この時の通信距離は d=0.5mm である。今回車載 LAN で幅広く使用される AWG 24 ケーブルを使用した。 配線被膜の厚みは 0.25mm であり、d=0.5mm とするため電極とケーブルの間にテープを入れて調節を行った。

車載 LAN ではマルチマスタ接続が求められていることから、3 章で述べた BD-TLC 方式 を採用した。BD-TLC 方式により、図 5.17 で示した Port3 からバスの両方向である Port1 及び Port2 の両方向に信号が伝搬される。設計方法は 3 章で述べた通りである。



図 5.18 結合器電極中心角に対する結合度依存性のシミュレーション結果



図 5.19 結合度の通信距離に対する依存性シミュレーション結果

5.2.7 実験結果

図 5.20 に試作した送受信機のチップ写真とレイアウト拡大写真、そして EM-Clip の写真 を示す。送受信機は 65nm CMOS プロセスで試作し、電源電圧 1.2V において消費電力は送 信機が 23.4mW、受信機が 13.6mW、CDR が 4.8mW であった。面積は TX が 40µm×35µm、 RX が 40µm×110µm、CDR が 70µm×315µm であった。EM-Clip の台座には FR4 材を用い、 電極は銅箔テープで形成した。AWG 24 サイズ 非シールド型ツイストペアケーブルを使用 した。電極長さは 20mm であり、EM-Clip 全体の横幅も 20mm である。

図 5.21 に EMC 試験のセットアップを示す。この時、PRBS 2⁷-1 の基信号を逓倍マンチ エスタ符号化により 5 倍アップコンバートした信号を用いた。伝送速度は 280Mb/s で、ア ップコンバートされた後の信号速度は 1.4GHz である。EMS 試験では、ISO により定めら れた BCI 試験法を用い、30dBm で 1MHz から 400MHz のノイズを BCI プローブから伝送 路に印加した。EMI 試験では、CISPR に定められた試験法に則り実験を行った。

測定により得られた S パラメータと過渡応答の結果を図 5.22 に示す。BD-TLC 方式を用 いたことにより、Port3 から印加された信号はバスの両方向(Port1 と 2)にほぼ同じ伝達関数 で伝送されていることが分かる。加えて、バス側(Port 3)から受信側(Port1 と 2)へのコモン-差動変換特性は 400MHz 以下の領域で-40dB 以下であり、バス側と受信側の差動-差動モー ドでの結合度は-15dB と比較し十分低い。

BCI プローブにより大振幅のコモンモードノイズを印加した状態においても、受信端で の差動ノイズは殆ど観測されなかった。観測された受信端でのコモンモードノイズの振幅 と、接続された ECU 数およびノイズ周波数と BER の関係を図 5.23 に示す。ECU は 1m 間 隔でバスに接続した。10 個の ECU を接続した状態で 400MHz 30dBm のノイズを印加して も、BER が 10⁻¹¹ 以下であることがわかった。この時、受信端で観測されたノイズ振幅は 1.4Vpp であった。図 5.24 に EMI の実測結果と CISPR-25 が規定するスペクトラムマスクを 示す。従来の NRZ 符号を使用した場合、一番規制の厳しい部分に放射スペクトラムのピー クが存在するが、提案する逓倍マンチェスタ符号化方式を用いた場合、規制の緩い GHz 帯にスペクトラムのピークが移動し、CISPR 規格を満たせていることがわかる。

最先端の車載LAN用送受信機と比較して[14]、消費電力は殆ど同じであるにも関わらず、 データレートが7倍に向上できた(表 5.1)。加えて、TLCを適用したことによりマルチドロ ップバス構造において信号反射を抑えることができたため、10個のECUをマルチドロッ プバスで接続しながら280Mb/sと、他の1対1接続を用いた最先端車載LAN送受信機に 比べ7倍高速化できた。現在100BaseT規格を車載LANに適用することが検討されている [15]。最先端の100BaseT用送信機[16]と比較した。最先端の100BaseTXの消費エネルギ ーは0.27nJ/bであり、今回得られた結果はそれより低い0.15nJ/bである。手案手法は将来 のマルチメディア向け100BaseTに適用した場合においても、消費電力及びEMC耐性の面 で優位性を有する。





(a) 送受信機







(a) ISO規格に則ったEMS試験

(b) CISPR規格に則ったEMI試験

図 5.21 EMC 試験測定系



図 5.22 EM-Clip の S パラメータ測定結果



図 5.23 ノイズ周波数及び ECU の接続個数に対する BER 測定結果



図 5.24 不要輻射の測定結果

	Ref. [8]	Ref. [14]	Ref. [16]	This work
ECU接続個数	1対1接続	1対1接続	1対1接続	10
データレート	10Mb/s	40Mb/s	100Mb/s	280Mb/s
消費電力	181.5mW	43.0mW	27.0mW*1	41.8mW
電力効率	18.15nJ/b	1.08nJ/b	0.27nJ/b ^{*1}	0.15nJ/b
プロセス	0.18μm CMOS	0.18μm CMOS	28nm CMOS	65nm CMOS

表 5.1 性能比較

*1: 送信機のみ

5.3 携帯機器用高 EMC 耐性パルス送受信機

本章では携帯機器、特にモジュール型スマートフォンへの適用を前提として、携帯機器 に適用可能な高 EMC 耐性パルス送受信機について述べる。既に 4 章で結合器小型化技術 として T-TLC 技術を述べ、5mm の通信距離を 6mm²の結合器面積で接続できることを明ら かにした。本章では高 EMC 耐性送受信機について述べる。モジュール型スマートフォン で使われるモジュールの大きさは 20mm 角と小さく[17]、埋め込みクロック伝送方式を使 ってクロック用結合器を削減する必要がある。また、スマートフォンをはじめとする携帯 機器では、液晶の高解像度化及びカメラモジュールの高解像度化に伴って扱う情報量が増 大している。こうしたデータ量の増大に対応するため、携帯機器では最大 6Gb/s の通信速 度をサポートする MIPI M-PHY 規格が広く用いられており、モジュール型スマートフォン にも採用されている[17]。加えて携帯機器のバッテリ持続時間を延ばすため、低消費電力 化も同時に求められている。20mm 角と小さいモジュールの中で LTE や WiFi が最大 30dBm の電波を出力し、GPS が-130dBm の感度で微弱な電波を受信する[18](図 5.25)。無線機器と の干渉を防ぐため、モジュール型スマートフォンをはじめとする携帯機器用非接触インタ フェースには低消費電力でかつ 6Gb/s の通信速度及び高い EMC 耐性が要求される。5.3.1 章では開発したバイフェーズパルス送受信機について述べる。5.2 章で述べた車載 LAN 用 逓倍マンチェスタ符号化技術に比べ EMI 削減効果は低いものの、通信帯域利用効率は 2.5 倍以上高く高速動作が可能となる。5.3.2 章では同期受信を可能にするエッジ計数 CDR を 述べる。5.3.3 章では4 章で述べた T-TLC と合わせた測定結果について述べる。



図 5.25 モジュール型スマートフォンにおける EMC 耐性の課題

5.3.1 バイフェーズパルス送受信機

図 5.26 に開発したバイフェーズパルス送信機及びノイズ除去デジタルフィルタを備え た CDR 付き同期受信回路を示す。65nm CMOS プロセスでの動作シミュレーション波形を 図 5.27 に示す。バイフェーズパルス送信機ではクロックが High の間のみ電流が流れ、パ ルス波形が生成される。従ってクロック1サイクルごとに送信データに応じて上向き・下 向きのパルスが送信される。結果スペクトラムは図 5.28 の測定結果が示すように 2 倍広帯 域に広がり、GPS 帯での信号電力は 5.9dBm 小さくなる。この測定では NRZ 信号及びバイ フェーズパルス信号の信号振幅を同一にして測定を行い、データレートはいずれも 6Gb/s で行った。バイフェーズパルス送信機の駆動段はクロックが Low の間は電流を流さず、 CML 型の駆動段と比較して電力消費を半分にできる。加えて駆動段前段のバッファ段も電 力消費の少ない CMOS デジタル回路で構成できる。従って、クロックパスの分だけ必要な 素子数は増大しているが、常に電流を消費する CML 回路方式[19]と比較して送信機の消費 電力を 40%以上削減できる。

同期受信によりノイズの影響を低減しながら元のデータが復元される。受信したパルス 波形はバッファで一度増幅されたのち、ヒステリシスコンパレータ回路でパルス波形から ベースバンド波形に変換される。バッファ回路により信号を増幅することで、閾値のマー ジンを確保することができる。今回受信波形が微小であるため 6dB のゲインを持ったバッ ファを使用した。バイフェーズパルス信号と同期受信を組み合わせることで、参考文献[20] で述べられているように、ノイズ耐性を向上できる。ヒステリシスコンパレータの出力 (*V*_{HYS})を受信クロックでパルス到来と同タイミングでサンプリングすることで元データを 復元できる。毎クロックごとにパルスを受信しているため、NRZ 符号のようにエラー伝搬 の恐れもない。パルスが到来している間以外に受信したノイズによる波形歪みの影響も、 同期受信により取り除かれビット誤りは発生しない。



図 5.26 バイフェーズパルスを用いた高 EMC 耐性送受信機



図 5.28 信号スペクトラムの測定結果: (a) NRZ 信号、(b)バイフェーズパルス信号

5.3.2 エッジ計数型高ノイズ耐性CDR

バイフェーズパルス同期受信機の課題は、ノイズを含んだ波形から正しいタイミングを 復元することである。従来の非接触通信[20]で用いられてきたソース同期方式ではクロッ ク伝送用結合器が必要になり占有面積が増大することから、省面積化要求の高いモジュー ル型スマートフォン応用に向かない。従来のクロック埋め込み伝送方式に用いられる CDR 回路には、5.2 章で述べたようにループフィルタ内に平均化フィルタを適用した例が考え られるが、追従能力の劣化及びロックレンジ狭帯域化を引き起こしてしまう。

ノイズを含んだ波形から正しいサンプリングタイミングを抽出するため、オーバーサン プリングを用いたエッジ計数 CDR を考案した(図 5.29)。ノイズが印加するとヒステレシス コンパレータの出力 V_{HYS}には複数のデータエッジが1クロックサイクル中に現れるが、ノ イズがなくかつ送信データが 0→1、1→0 へと遷移した場合は1つのエッジしか現れない。 オーバーサンプルにより1クロックサイクル中の V_{HYS}のデータエッジ数を計測し、エッジ が1つのときだけデータエッジのタイミング情報を取得し受信タイミングの調整を行う。 逆にエッジが2つ以上になったとき、ノイズがあると判断して受信信号をタイミング復元 には利用しない。正しくデータを復元するための最適なサンプリングタイミングは、デー タエッジのすぐ後ろである。多相受信クロックの中から検出されたデータエッジのすぐ後 ろに来る位相が選択され、復元クロックとして利用される。



図 5.29 エッジ計数 CDR



図 5.30 注入同期型アレー発振器

オーバーサンプリング用多相クロックの生成には、図 5.26 に示すようにアレー型発振器 を用いた。オーバーサンプル用多相クロック生成には、典型的には遅延同期回路が用いら れてきた[21]。しかし、この方式では生成できる最大のクロック相数は各遅延器のゲート 遅延によって制限される。シミュレーションによると 65nm の電流制御型遅延器の場合、 ゲート遅延は 30ps 程度である。従って 6GHz で動作させる場合、得られる最大の相数は 5 相である。相数が少ないと幅の細いノイズを検出できず、誤った位相でロックしてしまう 可能性がある。一方、アレー型発振器では複数のリングオシレータが縦続接続され、互い の位相を補間するように発振する[22]。従って 6GHz の多相クロックを容易に作り出すこ とができる。アレー型発振器を構成する各遅延器は 2 つの入力を持ち、電流制御型負荷を 共有している。

アレー型発振器で生成された信号をそのまま用いてしまうと、通信信号の周波数と誤差 が生じ、正しく位相同期できない。発振周波数と信号のデータレートとの誤差を無くすた め、注入同期を使った注入同期型アレー型発振器(Injection locked array oscillator: ILAO)を考 案した (図 5.30)。バイフェーズパルス信号では毎クロックごとに信号が生成・送信される ため、受信信号を注入同期に利用して周波数を復元することができる。一方受信したバイ フェーズパルス信号は送信データの極性により位相が 180 度異なるため、そのまま ILAO に注入してしまうと、発振する位相が随時変化することになり CDR に適用することがで きない。そこで差動信号間で排他的論理和を行うことで波形整形を行った。差動データ間 で排他的論理和を取ることにより、送信データの極性に依らず毎クロックごとに単パルス が生成される。生成された単パルスを注入することで周波数誤差のないクロックを得られ る。受信波形にノイズ(2.4GHz の Wiff 信号など)が印加すると、波形は歪み注入パルス幅に バラつきが起き、復元クロックには高周波ジッタが発生する。一方 ILAO は一般的な注入 同期型電圧制御発振器同様、ローパス特性を有し高周波ジッタを除去できる。ILAO の帯 域は注入強度に依存し、弱いほど遮断周波数は低くなる[23]。ノイズを受信波形に加えた シミュレーションによると、アレー型発振器を構成する遅延器の駆動力の 0.2 倍の駆動力 を持つバッファでパルス注入した時が最も低ジッタであり、バッファサイズを大きくする につれて受信ノイズの影響によりジッタが増大した。注入同期方式ではロックレンジが狭 いため、あらかじめ発振しているアレー型発振器の周波数が信号周波数とほぼ同等である 必要がある。ILAO 近傍に参照用 PLL を適用することで、アレー型発振器の発振周波数と 信号周波数をほぼ同等になるよう自動制御できる[24]。

5.3.3 実験結果

提案する高 EMC 送受信機を 65nm CMOS で設計・試作した (図 5.31)。信号には 6Gb/s の PRBS 2³¹-1 を用いた。電源電圧 1.1V の時、送受信機の消費電力は送信機が 24.6mW、受 信機が 3.0mW、CDR が 8.5mW であった(合計 6pJ/b)。送信機の面積は 40µm×75µm であり、 受信機の面積は 250µm×350µm であった。4.3 章で述べた T-TLC を用いて伝送実験を行った。T-TLC の電極間の距離は 5mm にして実験を行った。

図 5.32 に EMC 測定実験のセットアップを示す。T-TLC 及びノイズを放射・測定する EM プローブを小型の電波暗室内に置いて実験した。EM プローブはロボットアームで制御さ れ、得られた空間分解能は 0.5mm であった。T-TLC を介して PRBS 2³¹-1 のランダムデータ を 6Gb/s で転送した。実験では T-TLC からの放射を重点的に調べるため、送受信機は T-TLC から離されて配置され、T-TLC と送受信機はシールド付きの SMA ケーブルで接続した。

まず、GPS への EMI を調べるために、結合器の送信電極から EM プローブの距離を変え てスペクトラムを測定した(図 5.33 (a))。この時のスペクトラムアナライザの分解能帯域幅 は 100Hz に設定した。T-TLC からは広帯域の信号を含むバイフェーズのパルス信号が送信 されているため、測定されたスペクトラムも同様に広帯域周波数を含んだ白色ノイズ形状 であった。GPS は参考文献[18]で述べられているように、GPS アンテナ端での熱雑音レベ ルが-111dBm のとき、GPS 受信機は-130dBm の入力信号を受信できる。従って T-TLC から GPS モジュールへ加わるノイズレベルが熱雑音レベルより-10dB 低い-121dBm 以下であれ ば、熱雑音のレベルがわずかに上昇するだけであり GPS ヘ与える影響は少ないと言える。 GPS モジュールが 30dB の減衰効果を持つシールドでアイソレーションされている[25]と き、GPS 帯での放射ノイズレベルが-91dBm 以下に抑えることができれば良い。実験では T-TLC から 10mm 離れた点で GPS 帯でのノイズ放射レベルは-91dBm 以下であった。従っ て 10mm 以上離れた GPS 受信機に影響を殆ど与えないと言える。

次に、LTE や WiFi からの EMS を調べるために、結合器の受信電極からノイズ(30dBm、 0.7GH もしくは 2.4GHz)を発生するアンテナまでの距離を変えて、BER を測定した(図 5.33 (b))。T-TLC は差動線路間が離れているため、結合器の端(*X*=1.5mm、*Y*=0mm)近傍にノイズ ソースがある場合、差動線路の一方にのみノイズが載り受信端に現れる差動ノイズは最大 になる。図 5.33 (b)の結果が示すように、*X*=1.5mm、*Y*=0mm で固定し高さ *Z* 方向にノイズ ソースを動かして実験したところ、*Z* > 2mm の点では LTE や WiFi からの影響を受けずに BER < 10⁻¹² で通信できることが確認できた。また *Z*=0.5mm で固定して、*XY* 方向にノイズ ソースを動かしたところ、*X*=±1.5mm、*Y*=0mm 以外の点では通信エラーは発生しなかった。

- 129 -







図 5.33 EMC 耐性の測定結果

図 5.34 にノイズ耐性 CDR の実験結果を示す。図 5.33(b)で BER=10⁻¹²となる X=2mm、 Y=0mm、Z=2mm の少し外側から、30dBm の WiFi 信号をノイズとして与えた。CDR の位 相を固定し、送信クロックの位相を変えながら BER を測定した。ノイズを印加しても BER <10⁻¹²となるタイミングマージンは 0.04UI しか減少せず、0.20UI の広いタイミングマージ ンが得られた。復元されたクロックのピーク-ピークジッタは、ノイズを印加しても 3.1ps しか増大せず、14.4ps であった。この時の RMS jitter は 2.2ps であった。ILAO のロックレ ンジは中心周波数の 6GHz に対して 4.1%であった。

図 5.35 に位置ズレ耐性の測定結果を示す。測定に使用した T-TLC は横方向の長さが 4mm であり、縦方向の長さが 1.5mm である。従って、図 5.35 に示したように縦方向(Y 方向)よ り横方向(X 方向)の方が位置ずれ耐性が高い。モジュール型スマートフォンではモジュール同士の機械的な遊びは 0.1mm 以下であり[17]、本測定結果では 0.3mm 以上の位置ずれ耐性を有しているため問題とならない。

実験結果を最近の非接触通信における研究成果[19、26-30]と比較した(図 5.36)。世界最 長の接続距離(5mm)で世界最小の面積(6mm²)、世界最小レベルの消費エネルギー(6pJ/b)を 達成した。接続距離が 5mm の場合で比較すると[28]、結合器の面積は 1/24 に小さくなり、 エネルギー効率は 1/6 に低減された。また他の論文では報告されていない高い EMC 耐性、 埋め込みクロック伝送を実現した。



図 5.34 30dBm 2.4GHz ノイズ印加時の BER バスタブ曲線、 復元クロック及びデータ波形の測定結果



図 5.35 位置ずれ耐性測定結果



図 5.36 性能比較

5.3.4 今後の展望

本章ではT-TLC と高 EMC 耐性パルス送受信機を組み合わせることで、6Gb/s 6pJ/b で通 信できることを示した。1 章で述べたように携帯機器用途や USB 用途では高速化が望まれ ているものの、2016 年現在要求されている最大の通信速度である 6Gb/s (MIPI M-PHY)のデ ータレートを 1 レーンで実現できる[31]。通信速度の高速化と共に、携帯機器用途では消 費電力の低減が強く望まれている。携帯機器用途における有線通信送受信機の最先端研究 成果では 8Gb/s 0.8pJ/b が達成されており[32]、本研究で得られた成果より 7.5 倍電力効率が 高い。T-TLC を用いた非接触通信でより電力効率を高めるには、電極間の結合度を高める 必要がある。2.2 章で述べたように結合度を高めるには、電極の線幅を太くすればよい。 モジュール型スマートフォンでは 10mm 角の配置可能面積があるため[17]、現在の T-TLC サイズを 4mm×1.5mm からより大きくできる。HFSS による 3 次元シミュレーションによ れば、線幅を 6mm 程度にすることで結合度を 10dB 高めることができる。65nm CMOS プ ロセスによるシミュレーションによれば、送信電力を 60%削減でき送受信機全体の電力効 率を 6pJ/b から 3.5pJ/b まで 1.7 倍改善できる。

5.4 おわりに

本章では TLC を車載 LAN と携帯機器に適用するにあたって課題となっていた EMC 耐 性を改善する 2 つの技術を提案した。1 つは逓倍マンチェスタ符号を用いた車載 LAN 用送 受信機である。逓倍マンチェスタ符号を用いることで、前方エラー訂正のように冗長性を 持たせて通信することでノイズ耐性の向上を実現し、位相変調のように周波数スペクトラ ムを規制の緩い GHz 帯にアップコンバートすることで不要輻射の課題を解決した。デジタ ル回路で変調・復調できることから回路面積は小さく、低消費電力動作が可能である。高 ノイズ耐性 CDR を開発し、ノイズが印加した信号からでも正しくクロックの位相を抽出 できることを示した。

逓倍マンチェスタ符号送受信機に加え、車載 LAN に適合した結合器として EM-Clip と その設計手法を提案した。半円筒状の電極を有し、ツイストペア線の芯線から発生する近 接場の電磁界と結合する。配線被膜の上からでも十分強く結合する。従来の有線コネクタ と異なり、振動によって結合が途切れることがないため瞬断が発生しない。よって耐震機 構を簡略化でき、コネクタ自体も軽量化できることを示した。TLC を車載 LAN に適用す ることで、信号反射を抑え ESD 保護素子を軽減できることを示した。また、従来必要だっ たジャンクションボックスを介さずに最短距離で配線を結ぶことができるため、30%ほど 車載 LAN を軽量化することができ燃費改善効果があることを示した。

実験では ISO と CISPR で定められた EMC 基準を満たしながら、10 個の ECU をバス接 続できることを示した。得られた通信速度は 280Mb/s であり、従来の車載 LAN インタフ ェースと比較して 7 倍高速化を実現できることを示した。

もう1つの高 EMC 耐性化技術は、携帯機器用バイフェーズパルス送受信機である。逓 倍マンチェスタ符号よりも高い帯域利用効率を達成し、6Gb/s 動作を実現した。毎クロッ クごとにデータ送信を行い、受信機側で同期受信することでノイズ耐性を高めた。ノイズ が印加した波形から正しくクロックを復元するため、エッジ計数型 CDR を新規開発した。 ノイズが印加すると1クロックサイクル中のデータエッジ数が増大する。そこで1クロッ クサイクル中のデータエッジ数を検出し、ノイズが印加したかどうかを識別する。ノイズ が印加したデータはクロック復元に利用しないことで、ノイズ耐性を高めた。4.3 章で述 べた T-TLC 技術と合わせ、モジュール型スマートフォンへの適用例を示した。実験では 6Gb/s の伝送速度でデータ通信でき、測定した BER は 10⁻¹²以下であった。また、2mm 離 れた LTE 送信アンテナから 30dBm 電力の信号を T-TLC に向かって放射しても、BER は劣 化せずタイミングマージンが 0.04UI 減少したのみであった。GPS 帯でのノイズ放射レベル を測定したところ、10mm 離れれば GPS 受信機へ影響を与えないことが分かった。6Gb/s、 5mm 通信時での送受信機の電力効率は 6pJ/b であり、同一通信距離で同一通信速度のコイ ルを用いた最先端の非接触インタフェースと比較して、電力効率を 6 倍改善した。4 章で 述べた T-TLC 技術と合わせ、モジュール型スマートフォンに適用可能であることを示した。

第5章 参考文献

- ISO 11452-4, "Road vehicles Component test methods for electrical disturbances from narrowband radiated electromagnetic energy - Part 4: Harness excitation methods," Nov. 2011.
- [2] CISPR 25 ed3.0, "Vehicles, boats and internal combustion engines Radio disturbance characteristics - Limits and methods of measurement for the protection of on-board receivers," Jan. 2009.
- [3] L. Reger, "The Road Ahead for Security-Connected Cars," *IEEE International Solid-State Circuits Conference, Dig. Tech. Papers*, pp. 29-33, Feb. 2016.
- [4] Y. Kim and M. Nakamura, "Automotive Ethernet Network Requirements," *IEEE 802.1 AVB Task Force Meeting*, Mar. 2011.
- [5] Robert BOSCH, "CAN Specifications Ver. 2.0," Sep. 1991.
- [6] FlexRay Consortium, "FlexRay Communications System Protocol Specification Version 3.0.1," Oct. 2010.
- [7] H. Mori, et al., "Novel Ringing Suppression Circuit to Achieve Higher Data Rates in a Linear Passive Star CAN FD," in Proc. of IEEE International Symposium on Electromagnetic Compatibility, pp. 402-407, Sep. 2014.
- [8] C.-C. Wang, et al., "A 60 V Tolerance Transceiver With ESD Protection for FlexRay-Based Communication Systems," *IEEE Transactions on Circuits and Systems-I: Regular Papers*, vol. 62, no. 3, pp. 752-760, Mar. 2015.
- [9] A. Gendron, et al., "New High Voltage ESD Protection Devices Based on Bipolar Transistors for Automotive Applications," in Proc. IEEE Electrical Overstress/Electrostatic Discharge Symposium, pp. 1-10, Sep. 2011.
- [10] 加藤光治 監修, デンソーカーエレクトロニクス研究会 著, 日経 Automotive Technology 編集, 『図解カーエレクトロニクス[下]要素技術編』 (東京: 日経 BP 社, 2010).
- [11] Ricardo Inc. "Impact of Vehicle Weight Reduction on Fuel Economy for Various Vehicle Architectures," April, 2008 [Online]. Available: http://www.drivealuminum.org/research-resources/PDF/Research/2008/2008-Ricardo-Study.pdf
- [12] M. H. Perrott, et al., "A 2.5-Gb/s Multi-Rate 0.25-µm CMOS Clock and Data Recovery Circuit Utilizing a Hybrid Analog/Digital Loop Filter and All-Digital Referenceless Frequency Acquisition," *IEEE Journal of Solid-State Circuits*, vol. 41, no. 12, pp. 2930-2944, Dec. 2006.
- [13] J. Kim and D. -K, Jeong, "Multi-Gigabit-Rate Clock and Data Recovery Based on Blind Over Sampling," *IEEE Communications Magazine*, vol. 41, no. 12, pp. 68-74, Dec. 2003.
- [14] C.-C. Wang, et al., "A Transceiver Front End for Electronic Control Units in FlexRay-Based Automotive Communication Systems," *IEEE Transactions on Circuits and Systems-I: Regular Papers*, vol. 57, no. 2, pp. 460-470, Feb. 2010.
- [15] Broadcom Corporation, "BroadR-Reach® Physical Layer Transceiver Specification for Automotive Applications V3.0," May 2014.
- [16] H. Pan, et al., "A Full-Duplex Line Driver for Gigabit Ethernet with Rail-to-Rail Class-AB Output Stage in 28nm CMOS," *IEEE International Solid-State Circuits Conference, Dig. Tech. Papers*, pp. 148-149, Feb. 2014.
- [17] Google Inc. "Project ARA Module Developers Kit," May 2014.
- [18] J. Ko, et al., "A 19-mW 2.6-mm² L1/L2 Dual-Band CMOS GPS Receiver," IEEE Journal of Solid-State Circuits, vol. 40, no. 7, pp. 1414-1424, July 2005.
- [19] T. Takeya, et al., "A 12Gb/s Non-Contact Interface with Coupled Transmission Lines," in IEEE International Solid-State Circuits Conference, Dig. Tech. Papers, pp. 492-493, Feb. 2011.
- [20] N. Miura, et al., "A 1Tb/s 3W inductive-coupling transceiver for 3D-stacked inter-chip clock and data link," *IEEE Journal of Solid-State Circuits*, vol. 42, no. 1, pp. 111-122, Jan. 2007
- [21] S. -H. Lee, et al., "A 5-Gb/s 0.25-µm CMOS Jitter-Tolerant Variable-Interval Oversampling Clock/Data Recovery Circuit," *IEEE Journal of Solid-State Circuits*, vol. 37, no. 12, pp. 1822-1830, Dec. 2002.
- [22] J. G. Maneatis and M. A. Horowitz, "Precise Delay Generation Using Coupled Oscillators," *IEEE Journal of Solid-State Circuits*, vol. 28, no. 12, pp. 1273-1282, Dec. 1993.
- [23] M. Mansuri, et al., "A Scalable 0.128–1 Tb/s, 0.8–2.6 pJ/bit, 64-Lane Parallel I/O in 32-nm CMOS," IEEE Journal of Solid-State Circuits, vol. 48, no. 12, pp. 3229-3242, Dec. 2013.
- [24] J. Lee and M. Liu, "A 20-Gb/s Burst-Mode Clock and Data Recovery Circuit Using Injection-Locking Technique," *IEEE Journal of Solid-State Circuits*, vol. 43, no. 3, pp. 619-630, Mar. 2008.
- [25] C. R. Paul, Introduction to Electromagnetic Compatibility, 2nd ed, Hoboken, NJ, USA: Wiley, 2006.
- [26] S. Kawai, H. Ishikuro, and T. Kuroda, "A 2.5Gb/s/ch Inductive-Coupling Transceiver for Non-Contact Memory Card," in *IEEE International Solid-State Circuits Conference, Dig. Tech. Papers*, pp. 264-265, Feb. 2010.
- [27] H. Cho, et al., "A 1.2 Gb/s 3.9 pJ/b, Mono-Phase Pulse-Modulation Inductive-Coupling Transceiver for mm-Range Board-to-Board Communication," in *IEEE International Solid-State Circuits Conference, Dig. Tech. Papers*, pp. 202-203, Feb. 2013.
- [28] K. Hijioka, et al., "A 5.5 Gb/s 5mm Contactless Interface Containing a 50 Mb/s Bidirectional Sub-Channel Employing Common-Mode OOK Signaling," in *IEEE International Solid-State Circuits Conference, Dig. Tech. Papers*, pp. 406-407, Feb. 2013.
- [29] W. Yun, et al., "A 7Gb/s/Link Non-Contact Memory Module for Multi-Drop Bus System Using Energy-Equipartitioned Coupled Transmission Line," in *IEEE International Solid-State* Circuits Conference, Dig. Tech. Papers, pp. 52-53, Feb. 2012.
- [30] W. Mizuhara, et al., "A 0.15mm-Thick Non-Contact Connector for MIPI Using Vertical Directional Coupler," in *IEEE International Solid-State Circuits Conference, Dig. Tech.* Papers, pp. 200-201, Feb. 2013.
- [31] MIPI Alliance, "M-PHY v3.1 Specification Data Sheet," June 2014.
- [32] R. Inti, et al., "A 0.5-to-0.75V, 3-to-8 Gbps/lane, 385-to-790 fJ/b, Bi-Directional, Quad-Lane

Fowarded-Clock Transceiver in 22nm CMOS," in *IEEE Symposium on VLSI Circuits, Dig. Tech. Papers*, pp. C346-C347, June 2015.

第6章 結論

6.1 はじめに

IC チップは微細化技術の進展により、これまで年率 50%の割合で集積度が向上し、チッ プの動作周波数は年率 14%の割合で向上してきた。向上した IC チップの性能を活かすた め、チップ間通信速度も高速化し、現在では1 チャネル当たり 10Gb/s から 20Gb/s の通信 速度に達している。CPU 同士の通信のみならず、車載 LAN や人工衛星内の情報処理装置 といった産業機器においても、より高速な通信が求められるようになった。一方、高速な 信号ほど伝送路の影響を強く受け、高速な信号ほど信号減衰・波形歪みといった問題が生 じる。そのため、高速な信号ほど伝送路・コネクタの設計を難しくしている。加えて露出 した電極同士を圧着させて接続させる構造のため、水による短絡、摩耗による電極破損、 そして人体接触による静電破壊といった問題を引き起こす要因となっていた。

こうした背景から、接続信頼性を向上可能な非接触通信技術への注目が集まっている。 非接触通信技術では、結合器間で生じる近接場電磁界を介して信号が伝送される。結合器 は従来の基板配線上に、従来の配線パターンを用いて形成される。筐体といった特別な機 械式機構が必要なく、はんだ付けなども必要ないため、実装コストを低減できる。また非 接触通信技術では電極が露出しないので、電極破損がなく、防水できる。加えて AC 結合 であるため、電源電圧の異なるデバイスを容易に接続できる。伝送線路結合器(TLC)は、 従来の磁界結合や容量結合といった非接触通信と比較し、インピーダンス整合できるため 広帯域な通信特性を有する。TLC を使うことで、高速なベースバンド通信を実現すること が可能である。

本研究では TLC を用いた非接触通信に焦点をあて、TLC を各用途に適用するために課題となる技術開発を行った。メモリーバスやコンピュータで使われるバックプレーンバスへの適用を目指したマルチドロップバス接続化技術、携帯機器への適用を目指した結合器面積削減、携帯機器と車載 LAN への適用を目指した EMC 耐性向上技術を提案した。

以下に、本研究で得られた結論を各章ごとに分けて記述し、最後に総括をする。

6.2 伝送線路結合器の解析と設計理論 (第2章)

本章では、本研究の中核である伝送線路結合器の理論解析と設計手法を述べた。TLCの 設計パラメータとTLCの伝達特性の関係を明示し、伝送するデータレート及び信号波形の 立ち上がり時間から最適な結合器の設計手法を明らかにした。線幅Wと通信距離の比dに より結合度を制御でき、結合器線路長LがT_rv_p/2に等しい時、受信パルスの振幅は最大に なりかつパルス幅が短くなることを示した。また差動線路間Sは線幅Wの3倍以上であれ ば結合度の低下がないこと、TLCのピッチZは線幅の2.3倍以上離せば干渉がないことも 示した。同様に基本送信機としてCML型駆動段、SST型駆動段、そしてパルス型送信機 についてそれぞれの解析とトレードオフを述べた。基本受信機としてヒステリシスコンパ レータの解析と設計手法を述べた。

本章で得られた TLC の設計指針を用いることで、複雑な計算や時間のかかる電磁界シミ ュレーションをすることなく、伝送信号の立ち上がり時間と通信距離から TLC の設計を行 うことができ、おおよその性能を見積もることができる。

6.3 マルチドロップバス接続技術 (第3章)

本章では、情報機器の高性能化及び省面積化をめざし、TLCを用いた2種類のマルチド ロップバス技術を述べた。メモリ用のマルチドロップバス接続に適した TLC として、 EE-TLC 方式を提案した。従来の結合器では遠端に行くほど信号レベルが下がり信号雑音 比が悪化していたが、EE-TLC を用いることで遠端においても近端と同程度の信号振幅を 確保できる。シングルエンド伝送が採用される DRAM 同士をマルチドロップバス接続する 結合器として、SDC-TLC を提案した。シングルエンド信号を差動信号に変換して受信する ことで、シングルエンド伝送において課題となっていたノイズ耐性を向上できる。加えて 従来の差動 TLC より小さくできるため、各メモリモジュール上に高密度配置された DRAM をマルチドロップバスで接続できる。EE-TLC、SDC-TLC の理論解析並びに設計手法を述 べ、試作品による実験結果を述べた。

本章で提案した EE-TLC 方式を用いることで、マルチドロップバス接続方式で課題となっていた信号反射を取り除くことができ、12.5Gb/s で 8 つのモジュールをマルチドロップバス接続できることを示した。従来報告されていたもっとも高速なマルチドロップバスインタフェースと比べ 2.5 倍高速化でき、1 対 1 接続方式のメモリインタフェースと同等の通信速度と電力効率を達成できることを示した。また SDC-TLC を用いたメモリーバスでは、5 つのモジュールを DDR4 信号と同じ 3.2Gb/s で接続できることを示した。提案手法を用いることで、1 対 1 接続方式と同等の性能を維持しながらマルチドロップバス化できるようになり、基板配線に必要な面積を大幅に削減でき小型化ができる。

情報処理装置で用いられるバックプレーン構造のマルチドロップバスに対応するため、2つの技術を提案した。1つはマルチマスタ構造に対応するための BD-TLC であり、もう1つは2階微分特性による波形歪みを補正するための LFC-EQ である。BD-TLC を使

うことでバスの両方向に信号分岐できるようになり、LFC-EQ により波形歪みを取り除い てマルチドロップバックプレーンバスにおいて信号伝送を高速化できることを示した。 BD-TLC 及び LFC-EQ の解析と設計手法を述べた。

本章で提案した BD-TLC を使うことで、ロケット打ち上げ時と同等の振動を印加しても エラーなく通信できることを示した。また、BD-TLC 及び LFC-EQ を用いることで、6 個 のモジュールを 6.5Gb/s でマルチドロップバックプレーンバス接続できることを示した。 提案するマルチドロップバックプレーンバスを人工衛星用の情報処理装置に適用すること で、情報処理装置自体を 60%小型化できることを示した。人工衛星を小型化でき、ロケッ ト打ち上げコストを削減できることを述べた。

6.4 結合器小型化技術 (第4章)

本章では TLC 技術の携帯機器応用を目指し、TLC を用いた非接触インタフェースの省 面積化技術を述べた。携帯機器インタフェースに TLC を適用することでケーブルやコネク タを無くすことができるため、実装コストを削減でき、モジュール型スマートフォンやメ モリカードのようにモジュール同士の接続用途に TLC を用いた非接触インタフェースを 適用することで、金属端子が無くなるため接続信頼性を向上でき防水性を向上できること を示した。

本章では省面積化技術として2つの技術を提案した。1つは VDC による、2 チャネル同 時通信技術である。方向性結合を利用することで、1 つの結合器に対して2 つの信号伝送 ができるようになり、面積効率を2倍に高めることができることを示した。VDC の解析モ デルを導入し、2 チャネル同時伝送ができる条件を明らかにし、VDC の設計手法を述べた。 通信距離0.1mm のとき VDC の大きさは5mm×2.25mm であり、通信エラーや性能劣化な く VDC1 つで2 チャネル同時通信ができることを示した。

もう1つの提案技術は前方結合と後方結合を足し合わせることで小型長距離接続化を達成した、T-TLCである。結合度を高め電極数を削減することで、結合器面積を従来のTLCに比べ 1/8.3 に削減した。T-TLCにおける前方結合と後方結合の解析を行い、設計手法について述べた。試作品を用いた実験では、5mm通信に4mm×1.5mmの結合器で5mm通信できることを示した。PGを用いたNRZ信号伝送実験では、12Gb/s通信時においてもISIは発生せず信号反射も発生しなかったことを示した。従来の磁界結合通信に比べ、通信距離1mm当たりに必要な結合器面積を24倍改善できたことを述べた。

6.5 高 EMC 耐性送受信機技術 (第5章)

本章では TLC を車載 LAN と携帯機器に適用するにあたって課題となっていた EMC 耐 性を改善する 2 つの技術を提案した。1 つは逓倍マンチェスタ符号を用いた車載 LAN 用送 受信機である。逓倍マンチェスタ符号を用いることで、前方エラー訂正のように冗長性を 持たせて通信することでノイズ耐性の向上を実現し、位相変調のように周波数スペクトラ ムを規制の緩い GHz 帯にアップコンバートすることで不要輻射の課題を解決した。デジタ ル回路で変調・復調できることから回路面積は小さく、低消費電力動作が可能である。高 ノイズ耐性 CDR を開発し、ノイズが印加した信号からでも正しくクロックの位相を抽出 できることを示した。

逓倍マンチェスタ符号送受信機に加え、車載 LAN に適合した結合器として EM-Clip と その設計手法を提案した。半円筒状の電極を有するため、車載 LAN で用いられるツイス トペアケーブルに適用できる。EM-Clip の解析と設計手法も合わせて議論した。EM-Clip と逓倍マンチェスタ符号送受信機を用いた実験では、ISO と CISPR で定められた EMC 基 準を満たしながら、10 個の ECU を 280Mb/s でバス接続できることを示した。

TLC を車載 LAN に適用することで、信号反射を抑え ESD 保護素子を軽減できることを 議論した。加えて、従来必要だったジャンクションボックスを介さずに最短距離で ECU 同士を結線できるため、車載 LAN を 30%軽量化することができ、燃費改善効果があるこ とを示した。

もう1つの高 EMC 耐性化技術は、携帯機器用バイフェーズパルス送受信機である。逓 倍マンチェスタ符号よりも高い帯域利用効率を達成し、6Gb/s 動作を実現した。毎クロッ クごとにデータ送信を行い、受信機側で同期受信することでノイズ耐性を高めた。ノイズ が印加した波形から正しくクロックを復元するため、エッジ計数型 CDR を新規開発した。 4 章で述べた T-TLC 技術と合わせて実験したところ、5mm の通信距離を 6Gb/s でデータ通 信できた。EMC 耐性を評価した実験では、2mm 離れた LTE 送信アンテナから 30dBm 電力 の信号を T-TLC に向かって放射しても通信にエラーは発生せず、10mm 離れた GPS 受信機 へ影響を与えないことを示した。6Gb/s、5mm 通信時での送受信機の電力効率は 6pJ/b であ り、同一通信距離で同一通信速度のコイルを用いた最先端の非接触インタフェースと比較 して、電力効率を 6 倍改善した。4 章で述べた T-TLC 技術と合わせ、モジュール型スマー トフォンに TLC を適用できることを示した。

6.6 総括

本研究では、従来のコネクタ接続に比べ接続信頼性を向上可能な伝送線路結合器を用い た高信頼非接触インタフェース技術を述べた。伝送線路結合器は従来の磁界結合や容量結 合を用いた非接触通信技術に比べ、インピーダンス整合可能であり広帯域な通信特性を得 られる。より高速で低消費電力な通信が可能である。

一方産業界の各用途に伝送線路結合器技術を適用するにあたって、マルチドロップバス 接続ができないこと、結合器面積が大きいこと、そして EMC 耐性が低いことが問題とな っていた。そこで本論文では伝送線路結合器技術を産業界の各応用に展開することを前提 に各章で上記課題を解決する技術を述べた。EE-TLC、SDC-TLC 技術によりメモリ用途の マルチドロップバス接続に TLC を適用可能になり、マルチドロップメモリバスを従来のコ ネクタ接続より 2.5 倍高速化できることを示した。BD-TLC 及び LFC-EQ 技術により情報 機器で使用されるバックプレーンマルチドロップバスに TLC を適用可能になり、人工衛星 に搭載される情報機器を 60%小型化できることを示した。携帯機器に適用するにあたって 課題となっていた結合器省面積化のため、VDC を用いた 2 チャネル同時通信技術を開発し た。2つの信号を1つの結合器で伝送できるようになり、結合器の面積効率を2倍高めた。 モジュール間の伝送用に、T-TLC 技術を開発した。結合器サイズ 6mm² で 5mm の通信距離 を接続できるようになり、従来の磁界結合と比べ結合器サイズを1/24に小型化した。車載 機器用途及び携帯機器用途で課題となっていた EMC 耐性を高めるため、車載機器用途に 向け逓倍マンチェスタ符号化技術と携帯機器用途にバイフェーズパルス符号技術を開発し た。逓倍マンチェスタ符号化技術を用いることで、車載 LAN 用途で求められる ISO およ び CISPR で定められた EMC 規制値を満たすことができた。バイフェーズパルス符号を用 いることで、モジュール型スマートフォンの最小モジュールサイズに集積された GPS 受信 機及び WiFi 送信機と相互干渉しないことを示した。

本研究では TLC を産業界の各用途に適用するにあたって、TLC を用いた非接触通信技術を導入することの利点を明らかにし、課題となっていたマルチドロップバス接続化技術、 省面積化技術、そして高 EMC 耐性化技術をそれぞれ提案した。本研究で得られた成果を 用いることで、TLC を各用途に実用できるようになることを示した。

6.7 今後の展望

本論文では伝送線路結合器技術を産業界の各用途に適用するにあったての課題となって いた、マルチドロップバス接続、省面積化、高 EMC 耐性化技術について述べた。一方で 伝送線路結合器技術を実用化していくためにはいくつかの課題が残されている。

1 つは結合器の高密度配置化技術の開発である。映像系信号や CPU 同士の接続は今後も 高速化が望まれており、1 章で述べたように 1TB/s 以上の通信帯域が求められている。現 在1レーンあたり 20Gb/s のデータレートが使用されており、総信号レーン数は 500 レーン 以上に上っている。現在 500 レーン以上の接続にはコネクタが用いられているが、機械的 な強度上限界であり、故障率の増大要因となっている。こうした用途に TLC を適用するこ とで接続信頼性を向上できるが、TLC を 500 個以上並列配置する必要がある。結合器間の 相互干渉が問題であり、結合器同士は第2章で述べたように線幅の3倍以上互いを離して 配置する必要がある。従来コネクタと比べより広い面積が必要となり、現実的ではない。 結合器同士の干渉を抑え、高密度に配置可能にする技術が開発されれば、映像系信号や CPU 同士の接続といった高速通信用途に適用可能となり、情報機器の高信頼化が可能とな る。

もう1つは回転しながら通信できる結合器の開発である。防犯カメラ用途や産業機器用 途では、360 度どの方向でも撮像可能なように片方のモジュールが回転しながら通信を行 う。従来の防犯カメラや産業機器用途では、金属製ブラシを回転する円筒状の電極に接触 させて通信を行っていた。このため金属ブラシは容易に摩耗し故障要因となっていた。本 用途に非接触通信技術を適用することで金属摩耗が無くなり高信頼化が可能となる。一方、 これまで検討してきた TLC は回転ずれにいずれも弱く、本用途に適用できない。回転しな がら通信できる TLC が開発されれば、防犯カメラや産業機器へ適用可能となる。

上述のように、産業界の各用途に非接触通信技術を適用することで接続信頼性を向上で きるが、それぞれ固有の課題がある。各用途への適用を目指した技術開発が今後も幅広く 続けられるであろう。

謝辞

本研究は、著者が慶應義塾大学大学院理工学研究科在学中に、同大学理工学部黒田忠広 教授のご指導の下に行われたものです。本研究を行うにあたり、研究の機会と研究環境を 与えてくださり、ご指導を賜りました、黒田教授にここから深く感謝の意を表します。黒 田教授には日頃のディスカッションを通じ、研究の方向付け、進め方をアドバイス頂きま した。また伝送線路結合器の試作、LSI チップの試作を通じて自分のアイディアを実現す る貴重な機会を頂き、深く感謝します。また、本論文に対して多くの有益なご指導、ご助 言を頂きました同大学理工学部天野英晴教授、 同石黒仁揮教授、 同中野誠彦准教授に 心から深く感謝申し上げます。 特に石黒教授には、研究の過程において実験系や高ノイ ズ耐性クロック復元回路に関して、多くの技術的な助言を賜りました。石黒教授による技 術的なディスカッション、測定法の指導により多大な成果を得ることができました。重ね て御礼申し上げます。

同大学理工学部田口眞男特任教授には本論文執筆に当たり多大なご支援賜りました。非 接触通信の実験系、送受信機試作、論文執筆において数多くのご指導をいただきました。 田口教授には日頃より送受信回路、メモリーバスに関して技術的なご指導を賜り、これら のご助言・ご指導は本研究遂行に大変活かされました。深く感謝します。産業界の在り方 や哲学的な話まで、日々の議論の中で多くを学びました。同大学理工学部四手井綱章研究 員には、本研究遂行に当たりチップ試作における技術的なサポートをして頂きました。四 手井氏の電源解析により、試作チップは安定して動作いたしました。感謝申し上げます。

本研究では産業界からの意見を頂くため、黒田教授には様々な企業と意見交換する機会 を設けて頂きました。特に日本宇宙航空研究開発機構 市川愉氏、阿部まみ氏には非接触 通信の宇宙機器応用に際してご支援いただきました。市川氏、阿部氏の協力がなければ振 動試験、EMC 試験を行うことができませんでした。宇宙機に関する技術的なご指導、振動 耐性に関する議論を通じて多くのことを学びました。Intel 社 Circuit Research Lab の Chintan Thakkar 博士とは近接通信の利点、発展、60GHz 帯無線通信との比較において非常に有益 な助言を頂きました。Thakkar 博士の助言は第1章執筆に大いに活かされました。

株式会社リガク取締役副社長 浅井彰二郎博士に深く感謝いたします。本研究は浅井博 士が統括を務められる科学技術振興機構(JST)内の CREST 研究事業「ディペンダブル VLSI システムの基盤技術」の支援を受けて行われたものです。日頃のご支援に感謝いたします。 中央大学理工学部電気電子情報通信工学科竹内健教授には本 CREST 研究事業を通じお世 話になりました。竹内教授には NAND フラッシュメモリ及び I/F の信頼性に関する議論に おいて有益なご助言を賜りました。深く感謝いたします。

また、日々の研究にご協力頂きました慶應義塾大学理工学部電子工学科黒田研究室の皆 様にお礼申し上げます。特に同修士課程 門本淳一郎氏、長谷川蒼氏、木内裕介氏、宮田 智輝氏、原口雅嗣氏には日々のディスカッション・実験を通じて本研究遂行のサポートを して頂きました。また研究だけでなく、公私にわたって楽しい時間を共有させていただき ました。困難に直面しても何とか研究を遂行できたのも、皆さんの支えによるものでした。 この場を借りて厚くお礼を申し上げます。黒田研究室 卒業生のみなさんにも公私にわた って細やかな配慮を頂き、研究生活を支えていただきました。特に、三浦典之博士、相川 伊織氏、浅野雄一氏、齋藤美都子博士には公私にわたりお世話になりました。共通の趣味 である音楽演奏を通じて研究生活を支えていただきました。同期である大垣哲朗氏、大畑 克樹氏、福田晴樹氏、浦野雄貴氏、長谷川雄哉氏、徐照男氏、吉岡健太郎氏に感謝します。 同期として互いにサポートしながら研究を行いました。非常に楽しい研究生活を送れたこ とに感謝します。また石塚秀氏には在学中、そして卒業後も大変お世話になりました。石 塚氏在学中には多くの試作・実験、そして論文執筆を手伝っていただきました。多大な成 果を挙げることができたのも、石塚氏の献身的な協力があったためです。御礼申し上げま す。黒田研究室を卒業された皆様、特に竹谷勉博士、竹康宏博士、石川敬祐氏、福田和輝 氏、アブドゥル ラズィズ ビン ジュナイディ氏、岡田晃氏、小原佑喜氏、内山育海氏、 門出康孝氏には公私ともにお世話になりました。心よりお礼申し上げます。

慶應義塾大学黒田研究室 秘書の向井様・木島様には日頃より大変お世話になりました。最高の研究環境を整えてくださり、更にお食事会なども開催して頂きました。非常に 楽しく研究室生活を送れましたのも、お二人のおかげです。ありがとうございました。

最後に、研究に集中できるよう支えてくれた家族に、心より感謝の意を表し、本論文の 謝辞といたします。

2016年8月

小菅 敦丈

著者論文目録

原著論文

- [1] <u>Kosuge, A.</u>, Takeya, T., Shioya, M., Taguchi M. and Kuroda T., "A 3 Gbps Non-Contact Inter-Module Link with Twofold Transmission Line Couplers and Low Frequency Compensation Equalizer," JSAP Japanese Journal of Applied Physics, Vol. 52, No. 4, pp. 04CE02-1-04CE02-6, (2013).
- [2] <u>Kosuge, A.</u>, Mizuhara, W., Shidei, T., Takeya, T., Miura, N., Taguchi, M., Ishikuro, H. and Kuroda, T., "A 0.15-mm-Thick Noncontact Connector for MIPI Using a Vertical Directional Coupler," IEEE Journal of Solid-State Circuits, Vol. 49, No. 1, pp. 223-231, (2014).
- [3] <u>Kosuge, A.</u>, Ishizuka, S., Taguchi, M., Ishikuro, H. and Kuroda, T., "Analysis and Design of an 8.5-Gb/s/link Multi-Drop Bus Using Energy-Equipartitioned Transmission Line Couplers," IEEE Transactions on Circuits and Systems-I: Regular Papers, Vol. 62, No. 8, pp. 2122-2131, (2015).
- [4] <u>Kosuge, A.</u>, Okada, A, Taguchi, M., Ishikuro, H. and Kuroda, T., "A 280Mb/s In-Vehicle LAN System Using Electromagnetic Clip Connector and High-EMC Transceiver," IEEE Transactions on Circuits and Systems-I: Regular Papers, Vol. 63, No. 2, pp. 265-275, (2016).
- [5] <u>Kosuge, A.</u>, Hashiba, J., Kawajiri, T., Hasegawa, S., Shidei, T., Ishikuro, H., Kuroda, T. and Takeuchi, K., "An Inductively-Powered Wireless Solid-State Drive System with Merged Error Correction of High-Speed Wireless Data Links and NAND Flash Memories," IEEE Journal of Solid-State Circuits, Vol. 51, No. 4, pp. 223-231, (2016).
- [6] <u>Kosuge, A.</u>, Kadomoto, J. and Kuroda, T., "A 6 Gb/s 6 pJ/b 5 mm-Distance Non-Contact Interface for Modular Smartphones Using Two-Fold Transmission Line Coupler and High EMC Tolerant Pulse Transceiver," IEEE Journal of Solid-State Circuits, Vol.51, No. 6, pp. 1446-1456, (2016).

国際会議

- [1] Yun, W.*, Nakano, S., Mizuhara, W., <u>Kosuge, A.</u>, Miura, N., Ishikuro, H., and Kuroda, T., "A 7Gb/s/Link Non-Contact Memory Module for Multi-Drop Bus System Using Energy-Equipartitioned Coupled Transmission Line," IEEE International Solid-State Circuits Conference, Dig. Tech. Papers, (ISSCC 2012, San Francisco, USA), pp. 52-53, (2012).
- [2] Kosuge, A.*, Mizuhara, W., Miura, N., Taguchi, M., Ishikuro, H., and Kuroda, T., "A 12.5Gb/s/Link Non-Contact Multi Drop Bus System with Impedance-Matched Transmission Line Couplers and Dicode Partial-Response Channel Transceivers," Proc. IEEE Custom Integrated Circuits Conf., (CICC 2012, San Jose, USA), pp.

7.9.1-7.9.4, (2012).

- [3] <u>Kosuge, A.</u>*, Takeya, T., Shioya, M., Taguchi, M., and Kuroda, T., "A 3Gb/s/Link Non-Contact Inter-Module Link with Duplex Transmission-Line-Couplers and Low-Frequency Compensation Equalizer," JSAP International Conference on Solid State Devices and Materials, Extended Abstracts, (SSDM 2012, Kyoto, Japan), pp. 1152-1153, (2012).
- [4] Mizuhara, W.*, Shidei, T., <u>Kosuge, A.</u>, Takeya, T., Miura, N., Taguchi, M., Ishikuro, H., and Kuroda, T., "A 0.15mm-Thick Non-Contact Connector for MIPI Using Vertical Directional Coupler," IEEE International Solid-State Circuits Conference, Dig. Tech. Papers, (ISSCC 2013, San Fransisco, USA), pp. 200-201, (2013).
- [5] <u>Kosuge, A.</u>*, Ishizuka, S., Liu, L., Okada, A., Taguchi, M., Ishikuro, H., and Kuroda, T., "An Electromagnetic Clip Connector for In-Vehicle LAN to Reduce Wire Harness Weight by 30%," IEEE International Solid-State Circuits Conference, Dig. Tech. Papers, (ISSCC 2014, San Fransisco, USA), pp. 496-497, (2014).
- [6] <u>Kosuge, A.</u>*, Ishizuka, S., Kadomoto, J., and Kuroda, T., "A 6Gb/s 6pJ/b 5mm-Distance Non-Contact Interface for Modular Smartphones Using Two-Fold Transmission Line Coupler and EMC-Qualified Pulse Transceiver," IEEE International Solid-State Circuits Conference, Dig. Tech. Papers, (ISSCC 2015, San Fransisco, USA), pp. 176-177, (2015).
- [7] Kosuge, A.*, Ishizuka, S., Abe, M., and Ichikawa, S., "A 6.5Gb/s Shared Bus using Electromagnetic Connectors for Downsizing and Lightening Satellite Processor System by 60%," IEEE International Solid-State Circuits Conference, Dig. Tech. Papers, (ISSCC 2015, San Fransisco, USA), pp. 434-435, (2015).
- [8] Kosuge, A.*, Hashiba, J., Kawajiri, T., Hasegawa, S., Shidei, T., Ishikuro, H., Kuroda, T., and Takeuchi, K., "Inductively-Powered Wireless Solid-State Drive (SSD) System with Merged Error Correction of High-Speed Non-Contact Data Links and NAND Flash Memory," IEEE Symposium on VLSI Circuits, Dig. Tech. Papers, (VLSI Symposia, Kyoto, Japan), pp. C128-C129, (2015).

国内会議

- [1] 小菅 敦丈*,水原 渉,四手井 綱章,竹谷 勉,三浦 典之,田口 眞 男,石黒 仁揮,黒田 忠広,"方向性結合器を用いた携帯機器用途向け 0.15mm 厚非接触コネクタ,"電子情報通信学会技術研究報告 (電子情報通信 学会,金沢,2013), Vol. 113, No. 173, pp. 35-40.
- [2] 小菅 敦丈*, 門本 淳一郎, 黒田 忠広, "伝送線路型結合器を用いた非接触メモリインタフェース," 電子情報通信学会技術研究報告 (電子情報通信学 会, 長野, 2015), Vol. 115, No. 6, pp. 69-74.

その他

- [1] 受賞 2013 年 NE ジャパン・ワイヤレス・テクノロジー・アワード 2013 最優秀賞.
- [2] 受賞 2014 年 藤原賞.
- [3] 受賞 2015 年 Broadcom Foundation University Research Competition Finalist.