

論文審査の要旨および学識確認結果

| 報告番号 | 甲/乙第 号 | 氏 名 | 小崎信明 |
|---|--|------------|--------------|
| 論文審査担当者： | 主査 | 慶應義塾大学教授 | 工学博士 天野 英晴 |
| | 副査 | 慶應義塾大学教授 | 博士(工学) 斎藤 英雄 |
| | | 慶應義塾大学専任講師 | 博士(工学) 松谷 宏紀 |
| | | 慶應義塾大学教授 | 博士(工学) 黒田 忠広 |
| (論文審査の要旨) | | | |
| <p>学士(工学)、修士(工学)、小崎信明君の学位請求論文は、「大規模組み合わせ回路による演算器アレイを用いたアクセラレータに関する研究」と題し、10章から成る。</p> <p>センサネットワークやウェアラブルコンピューティングの発達により、非常に低い電力で高い性能を実現するアクセラレータの必要性が高まっている。この目的には、多数のPE(Processing Element)を配列状に接続する高並列型アクセラレータが用いられてきたが、従来はPE内のレジスタを用いてパイプライン処理を行う方法により高い性能を実現し、電源電圧を下げて低い周波数で動作させることで、高いエネルギー効率を実現してきた。これに対して、電源電圧をこれ以上上げることができない領域では、むしろ大規模な組み合わせ回路による演算器を用いることで、レジスタやクロック分配のエネルギーを節約して高いエネルギー効率ができる、というのが著者の提案である。</p> <p>1章、2章、3章で研究の背景と従来の高並列型アクセラレータのアーキテクチャおよび低電力化手法についてまとめており、4章でこれを解決する方法として大規模組み合わせ回路による演算器アレイを用いたCMA(Cool Mega Array)アーキテクチャを提案し、5章で65nmプロセスを用いたプロトタイプチップCMA-1の設計と実装について述べている。CMA-1は組み合わせ回路で構成された64個のPEアレイ、小規模なマイクロコントローラ、データメモリから構成されている。PEアレイとマイクロコントローラの電源電圧を個別に制御することによって、演算性能とデータ転送性能のバランスを最適化し、2.72 GOPS(Giga-Operations Per Second)の演算性能を11.2 mWの電力で達成した。これは同じプロセスで実装した従来手法のアクセラレータの約10倍の電力効率に相当する。</p> <p>6章以降では、このCMA-1を元にして、その性能と電力を最適化する手法を試みている。まず6章では、組み合わせ回路のPEアレイを利用する場合、問題のマッピングにより性能が大きく影響することを明らかにし、最適化手法を提案し、様々な画像処理アプリケーションに適用している。次に7章では利用可能な電力が限られる場合に、高い性能を実現する手法としてウェーブパイプラインに着目し、PEアレイへの供給電圧が0.45Vと極めて低い場合に、性能を2.1倍改善した。8章では、PEアレイの接続網の最適化に取り組み、定数を供給するパスを別に設けることにより、柔軟性を損ねることなくPEアレイの面積を22%、電力を23%削減した。9章は、CMAのホストプロセッサへの組み込み方について検討を行い、CMA-1で採用したオフロードエンジン型よりも効率の良いコプロセッサ型の方式を提案し、この採用により、全体として面積は24%、性能は2.7倍改善できることを示した。10章には結論と今後の課題をまとめている。</p> <p>以上、本論文は、新しい高並列アクセラレータアーキテクチャを提案し、様々な最適化手法を適用してその効果を明らかにした点で、その貢献は工学上少なくない。よって、本論文の著者は博士(工学)の学位を受ける資格があるものと認める。</p> | | | |
| 学識確認結果 | 学位請求論文を中心にして関連学術について上記審査会委員で試問を行い、当該学術に関し広く深い学識を有することを確認した。 また、語学(英語)についても十分な学力を有することを確認した。 | | |