# 学位論文 博士 (工学)

次世代 LSI 配線に向けた 多層グラフェンの電気的特性に関する研究

2014 年度

慶應義塾大学大学院理工学研究科

伊藤 和幸

# 主 論 文 要 旨

報告番号 甲 乙 第 号 氏 名 伊藤 和幸

主論 文題 目:

次世代 LSI 配線に向けた多層グラフェンの電気的特性に関する研究

## (内容の要旨)

シリコン大規模集積回路(Si-LSI)の高密度集積に伴う配線の微細化により、従来の銅配線では、電気抵抗の増大とエレクトロマイグレーション等による信頼性低下が顕在化し、さらなる微細化が困難であることが明らかとなってきた。そこで銅に代わる新しい配線材料としてグラフェンに注目が集まっている。炭素の2次元原子状薄膜である単層グラフェンは、電子移動度と電流密度耐性において、いずれも銅を凌ぐことが理論的、実験的に報告されているが、配線応用に適した多層のグラフェンについては、層数に対する伝導特性の変化や金属との低抵抗接合技術、低温での高品質合成技術など、多くの未解決な課題が残されている。以上のような背景のもと、本研究では、多層グラフェンの配線応用実現のため、多層グラフェンの伝導特性及びグラフェンと金属の低抵抗コンタクト構造を解明するとともに、局所加熱による熱ダメージの少ない新しい低温 CVD 成長技術を示すことを目的とした。

第1章は序論であり、現在の Si-LSI の銅配線技術の課題とグラフェンの特長及び配線応用への課題を概説し、本研究の目的を述べた。

第2章では、本研究で用いたグラフェンの転写技術、加工技術、評価技術などについて詳説した。

第3章では、多層グラフェンの伝導特性を明らかにするため、グラフェン表面に付けた Top-contact 構造の電極を電子線描画法によって多数作製し、これらを用いた4端子測定法によって、厳密に層数判定した多層グラフェンによって、電気抵抗の層数依存性を初めて明らかにした。グラフェン層数の局所的厳密評価には、透過型電子顕微鏡(TEM)測定を用いた。またチップサイズでの大まかな層数判定のため、数層グラフェンに使用されてきた簡便な光学的判定法に、RGB 信号別解析を加えることで数 10 層以上の多層グラフェン用に拡張した光学層数判定法を考案した。得られた層数依存性は、グラフェンの層内抵抗と層間抵抗とを多段に組み合わせた多段梯子回路モデルに基づき考察を加えた。その結果、数 $\mu m$  以上の長さを持つ配線では、層間抵抗よりむしろ層内抵抗が配線抵抗に支配的であることが分かった。また層数が 30 層以上になると Top-contact 構造電極では、配線抵抗が飽和することが見出された。

第4章では、多層グラフェンと金属電極とのコンタクト構造として、グラフェンのエッジに金属電極を接合した End-contact 構造を作製し、Top-contact 構造とのコンタクト特性の違いについて、伝送長法(TLM 法)を用いて明らかにした。 さらに End-contact 構造では、450<sup> $\circ$ </sup></sup> 程度の低温熱処理によって、大幅なコンタクト抵抗の低減を確認し、これが接合界面に金属カーバイド層が形成されるために生じた可能性があることを X 線光電子分光測定によって示した。これらの成果を統合し、End-contact 構造によって、Top-contact に比べて 2 桁低く、またノンドープ多層グラフェンに対して、今まで報告された中で最も低いコンタクト抵抗率である  $7.7\times10^8$   $\Omega$ ·cm² を得た。

第5章では、低温での高品質多層グラフェン合成を目指し、新たに考案したヒートビーム CVD 技術の原理について詳述した。この技術では、加熱した不活性ガスを基板表面に原料ガスとともに吹き付けることで表面のみを局所加熱し、基板全体の熱負荷を減らすことができる。合成したグラフェンのラマン分光法測定と TEM 観察から、多層グラフェンの合成を確認し、さらに基板に対して垂直方向に成長した縦方向に伸びるグラフェン構造を発見した。この構造は、低温での多層グラフェン成長機構として提案されているファセット成長機構を示唆しており、さらには、配線のみならず新たなデバイス応用の可能性を拡げるものであることを示した。

第6章は本研究の結論であり、本研究により得られた結果を総括し、今後の展望について述べた。

# SUMMARY OF Ph.D. DISSERTATION

School	Student Identification Number	SURNAME, First name
Integrated Design Engineering		ITO, Kazuyuki

### Title

A Study on the Electrical Properties of Multilayer Graphene for Future LSI Interconnects

#### Abstract

Owing to the technology of Silicon large scale integrated circuit (Si-LSI) with high-density integration, the line width of interconnects has been minimized. Although copper (Cu) has been used as the conventional interconnect material, reliability issues due to electro-migration and an increase in resistivity become increasingly serious in copper interconnects with a small line width. Graphene, an atomically thin 2D carbon sheet with extraordinary electronic properties such as high electron mobility and high breakdown current density, has become promising as a new material to replace Cu. Both theoretical and experimental findings show that these properties in graphene are superior to those of Cu. Although a multilayer graphene (MLG) is suitable for LSI interconnects, the layer number dependence of the conduction properties for MLG remains incompletely understood. Moreover, a low contact resistivity at a metal-graphene interface and high-quality growth method for MLG at low temperature is to be achieved. The main objective of this thesis is to clarify conduction properties of MLG while proving how end-contact is superior to top-contact in terms of contact resistivity. A novel low temperature chemical vapor deposition (CVD) method, in which a local heating leads to the small thermal damage, is also proposed.

Chapter 1 summarizes the issues of Cu interconnects in current Si-LSI, characteristics of graphene, and the issues to be solved for graphene interconnects. The objectives of this study are also described.

Chapter 2 describes the principles and techniques such as transfer, fabrication, growth, evaluation methods for graphene used in this work.

In Chapter 3, in order to investigate the conduction properties for MLG, top-contact configurations, where the metal electrodes come into contact with only the top surface of the topmost graphene layer, were fabricated using electron-beam lithography. The layer number dependence of sheet resistance of MLG was evaluated for the first time using the 4-probe method, while the exact layer number of the MLG was determined by transmission electron microscopy (TEM) observations. An extended optical contrast method was also proposed to distinguish the number of layers with more than 10 by analyzing RGB primary color signals of the original image. A multiple ladder circuit model which has a combination of the intra-layer and the interlayer resistance was proposed. By comparing experimental data with a multiple ladder circuit model simulation, it was found that in the case of interconnects with a length greater than a micron-order, the intra-layer resistance is predominant in the total resistance rather than the interlayer resistance, and that a total resistance of interconnects with top-contact configurations does not change much when the number of layers is more than 30.

In Chapter 4, the end-contact (or edge-contact), in which a metal electrode comes into contact only with the edges of the graphene layers, was fabricated as a suitable contact between metal and MLG. The contact resistance of end-contact and top-contact configurations was measured independently using a transfer length model (TLM). The significant reduction of contact resistance after low-temperature annealing at  $450^{\circ}$ C was also confirmed. X-ray photoelectron spectroscopy (XPS) observation suggests that metal carbide was formed at the interface of metal-graphene contact after the annealing. The contact resistivity of Titanium annealed end-contacts can be lowered to  $7.7\times10^{-8}\,\Omega^{\bullet}$ cm<sup>2</sup>, which is two orders of magnitude lower than that of conventional top-contact configurations, and to the best of our knowledge, is the lowest value ever reported for a pristine MLG.

Chapter 5 describes the principle of novel annealing and CVD method called heat-beam CVD (HB-CVD), in order to improve a quality of graphene grown at low temperature. A HB, where high-temperature inert gas is blown directly onto only the chip surface, can lower the thermal damage of the entire substrate. The growth of MLG was confirmed by Raman spectroscopy and TEM. Moreover, the vertically grown MLG structure was found for the first time, suggesting a facet growth even at the low temperature. This new structure should be very useful for several applications, not only for LSIs but also for other electron devices.

Chapter 6 summarizes the conclusions of the thesis and future perspectives.