アイテムタイプ |
Article |
ID |
|
プレビュー |
画像 |
|
キャプション |
|
|
本文 |
KAKEN_25220002seika.pdf
Type |
:application/pdf |
Download
|
Size |
:896.2 KB
|
Last updated |
:Apr 18, 2024 |
Downloads |
: 409 |
Total downloads since Apr 18, 2024 : 409
|
|
本文公開日 |
|
タイトル |
タイトル |
誘導結合を用いたビルディングブロック型計算システムの研究
|
カナ |
ユウドウ ケツゴウ オ モチイタ ビルディングブロックガタ ケイサン システム ノ ケンキュウ
|
ローマ字 |
Yūdō ketsugō o mochiita birudinguburokkugata keisan shisutemu no kenkyū
|
|
別タイトル |
名前 |
A study on building-block computing systems using inductive coupling interconnect
|
カナ |
|
ローマ字 |
|
|
著者 |
名前 |
天野, 英晴
|
カナ |
アマノ, ヒデハル
|
ローマ字 |
Amano, Hideharu
|
所属 |
慶應義塾大学・理工学部・教授
|
所属(翻訳) |
|
役割 |
Research team head
|
外部リンク |
科研費研究者番号 : 60175932
|
名前 |
並木, 美太郎
|
カナ |
ナミキ, ミタロウ
|
ローマ字 |
Namiki, Mitaro
|
所属 |
東京農工大学・工学研究科・教授
|
所属(翻訳) |
|
役割 |
Research team member
|
外部リンク |
科研費研究者番号 : 10208077
|
名前 |
中村, 宏
|
カナ |
ナカムラ, ヒロシ
|
ローマ字 |
Nakamura, Hiroshi
|
所属 |
東京大学・大学院情報理工学系研究科・教授
|
所属(翻訳) |
|
役割 |
Research team member
|
外部リンク |
科研費研究者番号 : 20212102
|
名前 |
宇佐美, 公良
|
カナ |
ウサミ, キミヨシ
|
ローマ字 |
Usami, Kimiyoshi
|
所属 |
芝浦工業大学・工学部・教授
|
所属(翻訳) |
|
役割 |
Research team member
|
外部リンク |
科研費研究者番号 : 20365547
|
名前 |
近藤, 正章
|
カナ |
コンドウ, マサアキ
|
ローマ字 |
Kondo, Masaaki
|
所属 |
東京大学・大学院情報理工学系研究科・准教授
|
所属(翻訳) |
|
役割 |
Research team member
|
外部リンク |
科研費研究者番号 : 30376660
|
名前 |
黒田, 忠広
|
カナ |
クロダ, タダヒロ
|
ローマ字 |
Kuroda, Tadahiro
|
所属 |
慶應義塾大学・理工学部・教授
|
所属(翻訳) |
|
役割 |
Research team member
|
外部リンク |
科研費研究者番号 : 50327681
|
名前 |
松谷, 宏紀
|
カナ |
マツタニ, ヒロキ
|
ローマ字 |
Matsutani, Hiroki
|
所属 |
|
所属(翻訳) |
|
役割 |
Research team member
|
外部リンク |
科研費研究者番号 : 70611135
|
|
版 |
|
出版地 |
|
出版者 |
|
日付 |
出版年(from:yyyy) |
2018
|
出版年(to:yyyy) |
|
作成日(yyyy-mm-dd) |
|
更新日(yyyy-mm-dd) |
|
記録日(yyyy-mm-dd) |
|
|
形態 |
|
上位タイトル |
名前 |
科学研究費補助金研究成果報告書
|
翻訳 |
|
巻 |
|
号 |
|
年 |
2017
|
月 |
|
開始ページ |
|
終了ページ |
|
|
ISSN |
|
ISBN |
|
DOI |
|
URI |
|
JaLCDOI |
|
NII論文ID |
|
医中誌ID |
|
その他ID |
|
博士論文情報 |
学位授与番号 |
|
学位授与年月日 |
|
学位名 |
|
学位授与機関 |
|
|
抄録 |
誘導結合チップ間無線インタフェース(TCI)を用いて, 様々なチップを組み合わせて柔軟にシステムを構築する手法の基本的な技術を確立した。TCIを持つチップを簡単に設計, 実装するために物理層からルータ層までのIP(Intellectual Property)を構築して公開した。IPを用いて様々なプロトタイプを構築した。積層するチップの省電力化技術を提案し, 性能と消費電力を自動調節する機構を開発した。TCIによる積層チップの熱解析システムを構築した。バスを含めた積層用ネットワーク技術を確立した。多数のアクセラレータを効率良く制御し, 性能と電力のバランスを取るための制御ソフトウェアを構築した。
We established fundamental techniques to build various types of chip combination using inductive coupling through chip interface (TCI). In order to build chips with TCI easily, IPs (Intellectual Properties) from the physical layer to the router layer were developed and openly distributed. Several prototype chips including CPU, accelerators and memory were designed and implemented. Performance and power optimization and adaptation techniques for stacking multiple chips have been investigated. The thermal analysis has been done for chip stack with TCI. The shared buses and point-to-point networks with TCI were investigated. Finally, control software for a system with heterogeneous accelerators were developed.
|
|
目次 |
|
キーワード |
|
NDC |
|
注記 |
研究種目 : 基盤研究(S)
研究期間 : 2013~2017
課題番号 : 25220002
研究分野 : コンピュータアーキテクチャ
|
|
言語 |
|
資源タイプ |
|
ジャンル |
|
著者版フラグ |
|
関連DOI |
|
アクセス条件 |
|
最終更新日 |
|
作成日 |
|
所有者 |
|
更新履歴 |
Nov 12, 2018 | | インデックス を変更 |
Apr 18, 2024 | | 著者 著者ID,著者 名前,著者 カナ,著者 ローマ字,著者 所属,著者 所属(翻訳),著者 役割,著者 外部リンク,抄録 内容,注記 注記 を変更 |
|
|
インデックス |
|
関連アイテム |
|